特許ウォッチ

公開番号2024159919
公報種別公開特許公報(A)
公開日2024-11-08
出願番号2024146123,2022578919
出願日2024-08-28,2020-09-02
発明の名称半導体デバイス用パッド構造
出願人長江存儲科技有限責任公司,Yangtze Memory Technologies Co.,Ltd.
代理人個人,個人,個人
主分類H01L 21/60 20060101AFI20241031BHJP(基本的電気素子)
要約【課題】半導体デバイスを提供する。
【解決手段】本開示の態様は、半導体デバイスを提供する。この半導体デバイスは、対面接合された第1のダイと第2のダイとを含む。第1のダイは、半導体部における第1のダイの表側に形成された第1のトランジスタと、少なくとも、半導体部の外側の絶縁部に配置されたコンタクト構造とを含む。第2のダイは、基板と、第2のダイの表側に形成された第2のトランジスタとを含む。さらに、半導体デバイスは、第1のダイの裏側に配置された第1のパッド構造を含み、第1のパッド構造は、コンタクト構造と導電結合されている。コンタクト構造の端部は、絶縁部から第1のパッド構造中へと突出している。さらに、いくつかの実施形態では、半導体デバイスは、第1のダイの裏側に配置されて、半導体部と導電接続されている、接続構造を含む。
【選択図】図1
特許請求の範囲【請求項１】
対面接合された第１のダイと第２のダイであって、前記第１のダイは、半導体部内で前記第１のダイの表側に形成された第１のトランジスタと、少なくとも、前記半導体部の外側の絶縁部に配置されたコンタクト構造とを含み、前記第２のダイは、基板と、前記第２のダイの表側に形成された第２のトランジスタとを含む、第１のダイと第２のダイ；および
前記第１のダイの裏側に配置されて、前記コンタクト構造と導電結合されている、第１のパッド構造であって、前記コンタクト構造の端部が絶縁部から第１のパッド構造中に突出している、第１のパッド構造
を備える、半導体デバイス。
続きを表示（約 740 文字）【請求項２】
前記第１のダイの裏側に配置されて、前記半導体部と導電接続されている、接続構造をさらに備える、請求項１に記載の半導体デバイス。
【請求項３】
前記接続構造と前記半導体部の間の界面が、前記半導体部の上で実質的に平坦である、請求項２に記載の半導体デバイス。
【請求項４】
前記半導体部上の前記接続構造の下端面と上端面が、ほぼ同じサイズである、請求項２に記載の半導体デバイス。
【請求項５】
前記コンタクト構造は、少なくとも、前記第１のパッド構造内の第２の金属材料と異なる第１の金属材料を含む、請求項１に記載の半導体デバイス。
【請求項６】
前記第１の金属材料はタングステンを含み、前記第２の金属材料はアルミニウムを含む、請求項５に記載の半導体デバイス。
【請求項７】
前記絶縁部との界面を形成する、前記第１のパッド構造の下端面が、前記コンタクト構造の端部に対応する、凹部を有する、請求項１に記載の半導体デバイス。
【請求項８】
前記第１のダイは、少なくとも、前記半導体部内に形成されたメモリセルアレイを備え、前記第２のダイは、前記メモリセルアレイのための周辺回路を備える、請求項１に記載の半導体デバイス。
【請求項９】
前記第１のダイ上の前記コンタクト構造は、ボンディング構造を介して前記第２のダイ上の入／出力回路に電気結合されている、請求項８に記載の半導体デバイス。
【請求項１０】
前記第１のダイは、前記コンタクト構造に電気結合された入／出力回路を備える、請求項１に記載の半導体デバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本願は、一般的に半導体メモリデバイスに関する実施形態について説明する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
一般に、半導体デバイス（例えば、半導体チップ）は、様々な入／出力（Ｉ／Ｏ）パッド構造、例えば、シグナリングパッド構造やパワー／グランド（Ｐ／Ｇ）パッド構造等、を介して外界と通信する。いくつかの例では、半導体チップは、基板上方の回路上に形成された複数の金属層を含むことができる。１つまたは複数の金属層は、基板上方の回路と導電結合されるパッド構造を形成するために使用される。パッド構造は、パッド構造を外部コンポーネント、例えば、電源、グランド、他の半導体チップ、プリント回路基板（ＰＣＢ）上の金属線等と導電結合できる、ボンディングワイヤの取り付けを容易にするために形成することができる。
【発明の概要】
【課題を解決するための手段】
【０００３】
本開示の態様は、半導体デバイスを提供する。半導体デバイスは、対面接合された第１のダイと第２のダイとを含む。第１のダイは、半導体部内で第１のダイの表側に形成された第１のトランジスタと、少なくとも、半導体部の外側の絶縁部内に配置されたコンタクト構造とを含む。第２のダイは、基板と、第２のダイの表側に形成された第２のトランジスタとを含む。さらに、半導体デバイスは、第１のダイの裏側に配置された第１のパッド構造を含み、第１のパッド構造は、コンタクト構造と導電結合されている。コンタクト構造の端部は、絶縁部から第１のパッド構造中に突出している。さらに、いくつかの実施形態では、半導体デバイスは、第１のダイの裏側に配置されて、半導体部と導電接続されている、接続構造を含む。
【０００４】
一実施形態では、接続構造と半導体部との間の界面は、半導体部の上で実質的に平坦である。いくつかの例では、半導体部上の接続構造の下端面と上端面は、ほぼ同じサイズである。
【０００５】
いくつかの実施形態では、コンタクト構造は、少なくとも、第１のパッド構造内の第２の金属材料と異なる、第１の金属材料を含む。一例では、第１の金属材料はタングステンを含み、第２の金属材料はアルミニウムを含む。
【０００６】
いくつかの例では、コンタクト構造の端部の突出に起因して、絶縁部と界面を形成する第１のパッド構造の下端面は、コンタクト構造の端部に対応する凹部を有する。
【０００７】
いくつかの実施形態では、第１のダイは、少なくとも、半導体部に形成されたメモリセルアレイを含み、第２のダイは、メモリセルアレイのための周辺回路を含む。第１のダイ上のコンタクト構造は、ボンディング構造を介して第２のダイ上の入／出力回路に電気結合されている。
【０００８】
いくつかの実施形態では、第１のダイは、コンタクト構造に電気結合されている入／出力回路を含む。
【０００９】
本開示の態様は、半導体デバイスを製造する方法を提供する。この方法は、第１のダイと第２のダイを対面接合するステップを含む。第１のダイは、第１の基板、第１のダイの表側の半導体部内に形成された第１のトランジスタ、および半導体部の外側の絶縁部内に配置されたコンタクト構造を含む。第２のダイは、第２の基板の表側に形成された第２のトランジスタを有する、第２の基板を含む。さらに、この方法は、第１のダイの裏側から第１の基板を除去するステップを含む。第１の基板の除去によって、第１のダイの裏側のコンタクト構造の端部が露出される。次いで、この方法は、第１のダイの裏側に、コンタクト構造と導電接続された、第１のパッド構造を形成するステップを含む。コンタクト構造の端部は、絶縁部から第１のパッド構造の内側に突出している。
【００１０】
いくつかの実施形態では、この方法は、第１のダイの裏側に、半導体部と導電接続されている接続構造を形成するステップをさらに含む。一実施形態では、第１の基板の除去により、第１のダイの裏側から半導体部を露出させ、また、この方法は、接続構造を形成するための層を堆積させるステップを含む。半導体部に対するこの層の界面は、半導体部にわたって、実質的に平坦である。いくつかの例では、この方法は、接続構造を形成するための層のパターン形成を含む。半導体部上の接続構造の下端面および上端面は、ほぼ同じサイズである。
（【００１１】以降は省略されています）

関連特許