TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024178437
公報種別
公開特許公報(A)
公開日
2024-12-24
出願番号
2024168150,2023009970
出願日
2024-09-27,2018-03-02
発明の名称
メモリデバイス
出願人
長江存儲科技有限責任公司
,
Yangtze Memory Technologies Co.,Ltd.
代理人
個人
主分類
H10B
43/50 20230101AFI20241217BHJP()
要約
【課題】製造プロセスの単純化、三次元メモリデバイスのサイズの縮小、および三次元メモリデバイスが形成されるチップのスペース有用性の改善を提供する。
【解決手段】メモリデバイスは、基板と、スタック構造と、スタック構造を少なくとも2つの部分に分割する少なくとも1つのゲート線スリットと、を備える。スタック構造は、交互に配置された複数のゲート材料層および複数の絶縁層と、同じ階層のゲート材料層を導電的に接続する複数の2つ以上の接続部分と、を有する。複数の階層は、第1の階層と、第1の階層の上の階層である第2の階層とを含む。第1の階層のゲート材料層を導電的に接続する2つ以上の接続部分は、第2の階層のゲート材料層を導電的に接続する2つ以上の接続部分の第1の方向における長さよりも第1の方向における長さが短い接続部分を含む。
【選択図】図10
特許請求の範囲
【請求項1】
基板と、
前記基板の上に形成されたスタック構造と、
前記基板の上面に実質的に平行な第1の方向に沿って延伸し、前記スタック構造を少なくとも2つの部分に分割する少なくとも1つのゲート線スリットと、を備え、
前記スタック構造は、
前記第1の方向に沿って延伸する、交互に配置された複数のゲート材料層および複数の絶縁層であって、前記ゲート材料層と前記絶縁層との対の複数の階層を含む、交互に配置された複数のゲート材料層および複数の絶縁層と、
前記少なくとも1つのゲート線スリットを分割し、各々が前記少なくとも2つの部分それぞれに含まれる同じ階層の前記ゲート材料層を導電的に接続する複数の2つ以上の接続部分と、を有し、
前記複数の階層は、第1の階層と、前記第1の階層の上の階層である第2の階層とを含み、
前記少なくとも2つの部分それぞれに含まれる前記第1の階層の前記ゲート材料層を導電的に接続する前記2つ以上の接続部分の数は、前記少なくとも2つの部分それぞれに含まれる前記第2の階層の前記ゲート材料層を導電的に接続する前記2つ以上の接続部分の数より多く、
前記少なくとも2つの部分それぞれに含まれる前記第1の階層の前記ゲート材料層を導電的に接続する前記2つ以上の接続部分は、前記少なくとも2つの部分それぞれに含まれる前記第2の階層の前記ゲート材料層を導電的に接続する前記2つ以上の接続部分の前記第1の方向における長さよりも前記第1の方向における長さが短い接続部分を含む、
メモリデバイス。
続きを表示(約 1,800 文字)
【請求項2】
前記2つ以上の接続部分は、前記第1の方向に沿って並ぶ、
請求項1に記載のメモリデバイス。
【請求項3】
複数の金属コンタクトビアをさらに備え、
前記複数のゲート材料層の各々の上に、前記複数の金属コンタクトビアの各々が形成されている、
請求項1または2に記載のメモリデバイス。
【請求項4】
前記複数の2つ以上の接続部分と前記複数のゲート材料層とは同じ材料から作製されている、
請求項1から3のいずれか1項に記載のメモリデバイス。
【請求項5】
前記基板内のソース領域と、
前記少なくとも1つのゲート線スリット内に形成され、ソース領域に電気的に接続されたソースコンタクトビアと、をさらに備え、
前記少なくとも2つの部分と、前記ソースコンタクトビアとは電気的に絶縁されている、
請求項1から4のいずれか1項に記載のメモリデバイス。
【請求項6】
基板を提供することと、
前記基板の上に、前記基板の上面に実質的に平行な第1の方向に沿って延伸する、交互に配置された複数の犠牲層および複数の絶縁層を含むスタック構造を形成することと、
前記スタック構造を少なくとも2つの部分に分割し、前記第1の方向に沿って延伸し、開口部を含む少なくとも1つの垂直トレンチを形成することと、
前記少なくとも1つの垂直トレンチが形成された前記スタック構造に基づいて、前記第1の方向に沿って延伸するゲート材料層の複数の階層を形成することと、
前記少なくとも2つの部分を導電的に接続する2つ以上の接続部分を形成することと、
前記複数の階層を形成すること、および、前記2つ以上の接続部分を形成することの後に、前記少なくとも1つの垂直トレンチに絶縁材料を充填することにより、少なくとも1つのゲート線スリットを形成することと、を含み、
前記2つ以上の接続部分を形成することは、前記2つ以上の接続部分を複数形成することを含み、
複数の前記2つ以上の接続部分の各々は、前記少なくとも2つの部分それぞれに含まれる同じ階層の前記ゲート材料層を導電的に接続し、
前記複数の階層は、第1の階層と、前記第1の階層の上の階層である第2の階層とを含み、
前記少なくとも2つの部分それぞれに含まれる前記第1の階層の前記ゲート材料層を導電的に接続する前記2つ以上の接続部分の数は、前記少なくとも2つの部分それぞれに含まれる前記第2の階層の前記ゲート材料層を導電的に接続する前記2つ以上の接続部分の数より多く、
前記少なくとも2つの部分それぞれに含まれる前記第1の階層の前記ゲート材料層を導電的に接続する前記2つ以上の接続部分は、前記少なくとも2つの部分それぞれに含まれる前記第2の階層の前記ゲート材料層を導電的に接続する前記2つ以上の接続部分の前記第1の方向における長さよりも前記第1の方向における長さが短い接続部分を含む、
メモリデバイスの形成方法。
【請求項7】
前記2つ以上の接続部分は、前記第1の方向に沿って並ぶ、
請求項6に記載のメモリデバイスの形成方法。
【請求項8】
前記複数の階層のゲート材料層の各々の上に、複数の金属コンタクトビアの各々を形成することをさらに含む、
請求項6または7に記載のメモリデバイスの形成方法。
【請求項9】
前記少なくとも1つのゲート線スリットを形成することは、前記少なくとも1つの垂直トレンチの側壁の上に前記絶縁材料を堆積することを含み、
前記形成方法は、
前記少なくとも1つのゲート線スリットを形成することの前に、前記少なくとも1つの垂直トレンチの底部において、前記基板をドープすることによりソース領域を形成することと、
前記側壁の上に前記絶縁材料を堆積することの後に、前記少なくとも1つの垂直トレンチの中心をソース材料で充填することにより、前記少なくとも1つの垂直トレンチ内にソースコンタクトビアを形成することと、をさらに含む、
請求項6から8のいずれか1項に記載のメモリデバイスの形成方法。
発明の詳細な説明
【技術分野】
【0001】
本発明は、メモリデバイスおよびその形成方法に関する。
続きを表示(約 1,500 文字)
【0002】
[関連出願の相互参照]
本出願は、2017年3月7日に出願された中国特許出願第201710132422.8号の優先権を主張し、中国特許出願の内容全体は参照により本明細書に組み込まれる。
【背景技術】
【0003】
フラッシュメモリデバイスは急速に開発されている。フラッシュメモリデバイスは、電源を入れなくても相当に長い時間データを記憶することができ、高い集積レベル、高速アクセス、容易な消去、および書き換えなどの利点がある。ビット密度をさらに改善し、フラッシュメモリデバイスのコストを削減するために、三次元NANDフラッシュメモリデバイスが開発された。
【0004】
三次元NANDフラッシュメモリデバイスは、基板上に配置されたゲート電極のスタックを含み、複数の半導体チャネルがワード線を通り、ワード線を基板に交差させている。下部/下側ゲート電極は、下部/下側選択ゲートとして機能する。上部/上側ゲート電極は、上部/上側選択ゲートとして機能する。上部/上側選択ゲート電極と下部/下側ゲート電極との間のワード線/ゲート電極は、ワード線として機能する。ワード線と半導体チャネルとの交点がメモリセルを形成する。上部/上側選択ゲートは行選択のためにワード線に接続され、下部/下側選択ゲートは列選択のためにビット線に接続される。
【発明の概要】
【0005】
したがって、本明細書では、三次元メモリデバイスアーキテクチャおよび製造方法の実施形態が開示される。開示されている構造および方法は、製造プロセスの単純化、三次元メモリデバイスのサイズの縮小、および三次元メモリデバイスが形成されるチップのスペース有用性の改善を含むが、これらに限定されない多くの利点を提供する。
【0006】
いくつかの実施形態では、三次元メモリデバイスは、基板であって、互いに隣接するデバイス領域および接続領域を含む基板と、デバイス領域および接続領域内の複数の別個のスタック構造であって、複数のスタックワード線(例えば、ゲート電極)を含むスタック構造と、隣接するスタック構造の間の基板部分の上の分離層(例えば、ゲート線スリット)とを含む。三次元メモリデバイスはまた、接続領域の上にあり、隣接するスタック構造を導電的に接続する接続構造をも含む。接続構造は、複数の繰り返し導電接続部分を含み、各導電層の2つの端部は各々、隣接するスタック構造内の同じ高さのワード線を接続する。三次元メモリデバイスは、各高さのワード線の上面上の複数のコンタクトビアをさらに含む。各コンタクトビアは、接触しているワード線、接触しているワード線と同じ高さの他のワード線、および接触しているワード線と同じ高さの導電接続部分に導電的に接続されている。
【0007】
いくつかの実施形態では、導電接続部分は、ワード線と同じ材料から作成される。
【0008】
いくつかの実施形態では、導電接続部分およびワード線は、タングステン、アルミニウム、および銅のうちの1つまたは複数から作成される。
【0009】
いくつかの実施形態では、スタック構造は、隣接するゲート構造の間の第1の絶縁部分をさらに含み、接続構造は、隣接する導電接続部分の間の第2の絶縁部分をさらに含む。
【0010】
いくつかの実施形態では、第1の絶縁部分および第2の絶縁部分は、酸化ケイ素から作成される。
(【0011】以降は省略されています)
この特許をJ-PlatPat(特許庁公式サイト)で参照する
関連特許
他の特許を見る