特許ウォッチ

公開番号2025081002
公報種別公開特許公報(A)
公開日2025-05-27
出願番号2023194461
出願日2023-11-15
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人深見特許事務所
主分類H10B 43/30 20230101AFI20250520BHJP()
要約【課題】隣り合う記録セル間でのディスターブを抑制しつつ、チップ面積を縮小可能な半導体装置を提供する。
【解決手段】半導体装置は、導体基板と、複数の第1ゲートと、複数の第2ゲートと、複数の第1ゲート絶縁膜と、複数の第2ゲート絶縁膜と、複数の第1電荷蓄積膜と、複数の第2電荷蓄積膜とを備える。半導体基板は、主面を有する。主面には、第1ウェル領域、複数の第1不純物拡散領域と、第2ウェル領域と、複数の第2不純物拡散領域とが形成されている。第1ウェル領域及び第2ウェル領域は、平面視において、第1方向に沿って延在しており、かつ第1方向に垂直な第2方向に沿って間隔を空けて並んでいる。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板と、
複数の第１ゲートと、
複数の第２ゲートと、
複数の第１ゲート絶縁膜と、
複数の第２ゲート絶縁膜と、
複数の第１電荷蓄積膜と、
複数の第２電荷蓄積膜とを備え、
前記半導体基板は、主面を有し、
前記主面には、第１ウェル領域、複数の第１不純物拡散領域と、第２ウェル領域と、複数の第２不純物拡散領域とが形成されており、
前記第１ウェル領域及び前記第２ウェル領域は、平面視において、第１方向に沿って延在しており、かつ前記第１方向に垂直な第２方向に沿って間隔を空けて並んでおり、
前記複数の第１不純物拡散領域は、前記第１ウェル領域において、前記第１方向に沿って間隔を空けて並ぶように前記主面に形成されており、
前記複数の第２不純物拡散領域は、前記第２ウェル領域において、前記第１方向に沿って間隔を空けて並ぶように前記主面に形成されており、
前記複数の第１ゲートの各々は、前記複数の第１不純物拡散領域のうちの隣り合う２つの間において前記複数の第１ゲート絶縁膜の各々を介在させて前記主面と対向しながら前記第２方向に沿って延在しており、
前記複数の第２ゲートの各々は、前記複数の第２不純物拡散領域のうちの隣り合う２つの間において前記複数の第２ゲート絶縁膜の各々を介在させて前記主面と対向しながら前記第２方向に沿って延在しており、
前記複数の第１電荷蓄積膜の各々は、前記複数の第１不純物拡散領域の各々と前記複数の第１ゲートの各々との間において前記主面上に配置されており、
前記複数の第２電荷蓄積膜の各々は、前記複数の第２不純物拡散領域の各々と前記複数の第２ゲートの各々との間において前記主面上に配置されており、
前記複数の第１ゲートのうちの１つは、前記複数の第２ゲートのうちの１つと接続されており、前記複数の第２ゲートのうちの前記１つと前記第１方向においてずれた位置にある、半導体装置。
続きを表示（約 960 文字）【請求項２】
前記第１ウェル領域及び前記第２ウェル領域は、前記第１方向において互いにずれた位置にある、請求項１に記載の半導体装置。
【請求項３】
前記第１ウェル領域及び前記第２ウェル領域は、前記第１方向における位置が揃っている、請求項１に記載の半導体装置。
【請求項４】
前記複数の第１ゲートのうちの前記１つは、接続部により前記複数の第２ゲートのうちの前記１つに接続されており、
前記接続部は、前記第１方向に沿って延在している、請求項１に記載の半導体装置。
【請求項５】
前記複数の第１ゲートのうちの前記１つは、接続部により前記複数の第２ゲートのうちの前記１つに接続されており、
前記接続部は、平面視において前記第１方向に対して傾斜している方向に沿って延在している、請求項１に記載の半導体装置。
【請求項６】
前記第１ウェル領域と前記第２ウェル領域との間の前記第２方向における間隔は、前記第１ウェル領域の前記第２方向における幅及び前記第２ウェル領域の前記第２方向における幅の０．９倍以下である、請求項１に記載の半導体装置。
【請求項７】
前記複数の第１ゲートのうちの前記１つと前記複数の第２ゲートのうちの前記１つの間の最短距離は、前記第１ウェル領域の前記第２方向における幅及び前記第２ウェル領域の前記第２方向における幅よりも大きい、請求項４に記載の半導体装置。
【請求項８】
前記複数の第１ゲートのうちの前記１つと前記複数の第２ゲートのうちの前記１つとの間の前記第１方向における距離は、前記複数の第１ゲートのうちの隣り合う２つの間の前記第１方向における間隔及び前記複数の第２ゲートのうちの隣り合う２つの間の前記第１方向における間隔の０．５倍よりも大きい、請求項１に記載の半導体装置。
【請求項９】
前記複数の第１電荷蓄積膜の各々及び前記複数の第２電荷蓄積膜の各々は、第１膜と、前記第１膜上に配置されている第２膜とを有し、
前記第１膜の構成材料は、シリコン酸化物であり、
前記第２膜の構成材料は、シリコン窒化物である、請求項１から請求項８のいずれか１項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
例えば特開２０２１－１９０４６４号公報（特許文献１）には、半導体装置が記載されている。特許文献１に記載の半導体装置は、半導体層と、ゲート絶縁膜と、ゲートと、電荷蓄積膜とを有している。
【０００３】
半導体層は、主面を有している。半導体層は、ウェル領域と、ソース領域と、ドレイン領域とを有している。ウェル領域は、主面に形成されている。ソース領域及びドレイン領域は、ウェル領域において、主面に形成されている。ソース領域及びドレイン領域は、互いに離間するように配置されている。
【０００４】
ゲートは、ソース領域とドレイン領域との間において、ゲート絶縁膜を介在させて主面上に配置されている。電荷蓄積膜は、ソース領域とゲートとの間及びドレイン領域とゲートとの間において主面上に配置されている。電荷蓄積膜は、ゲート絶縁膜及びゲートの側面上にも配置されている。
【０００５】
特許文献１に記載の半導体装置では、ゲート及びソースに対してドレインよりも高い電圧を印加することにより、ソースからドレインに向かって半導体層中において電流が流れる。この電流が流れるに伴って、電荷蓄積膜中にホットエレクトロンが注入される。このホットエレクトロンの注入によりゲートの閾値電圧が変化し、データの書き込みが行われることになる。
【先行技術文献】
【特許文献】
【０００６】
特開２０２１－１９０４６４号公報［概要］特許文献１に記載の半導体装置において上記のようなメモリ構造を複数形成しようとする場合、隣り合うメモリ構造のゲートが互いに接続されることになる。この場合、１つのメモリ構造に対してデータの書き込む際、当該１つのメモリ構造を流れる電流が当該１つのメモリ構造と隣り合う他の１つのメモリ構造へと回り込むことがあり、当該他の１つのメモリ構造にもデータの書き込みが浅く行われてしまう（ディスターブが生じる）ことがある。
【０００７】
本開示の半導体装置は、導体基板と、複数の第１ゲートと、複数の第２ゲートと、複数の第１ゲート絶縁膜と、複数の第２ゲート絶縁膜と、複数の第１電荷蓄積膜と、複数の第２電荷蓄積膜とを備える。半導体基板は、主面を有する。主面には、第１ウェル領域、複数の第１不純物拡散領域と、第２ウェル領域と、複数の第２不純物拡散領域とが形成されている。第１ウェル領域及び第２ウェル領域は、平面視において、第１方向に沿って延在しており、かつ第１方向に垂直な第２方向に沿って間隔を空けて並んでいる。複数の第１不純物拡散領域は、第１ウェル領域において、第１方向に沿って間隔を空けて並ぶように主面に形成されている。複数の第２不純物拡散領域は、第２ウェル領域において、第１方向に沿って間隔を空けて並ぶように主面に形成されている。複数の第１ゲートの各々は、複数の第１不純物拡散領域のうちの隣り合う２つの間において第１ゲート絶縁膜の各々を介在させて主面と対向しながら第２方向に沿って延在している。複数の第２ゲートの各々は、複数の第２不純物拡散領域のうちの隣り合う２つの間において第２ゲート絶縁膜の各々を介在させて主面と対向しながら第２方向に沿って延在している。複数の第１電荷蓄積膜の各々は、複数の第１不純物拡散領域の各々と複数の第１ゲートの各々との間において主面上に配置されている。複数の第２電荷蓄積膜の各々は、複数の第２不純物拡散領域の各々と複数の第２ゲートの各々との間において主面上に配置されている。複数の第１ゲートのうちの１つは、複数の第２ゲートのうちの１つと接続されており、複数の第２ゲートのうちの１つと第１方向においてずれた位置にある。
【図面の簡単な説明】
【０００８】
半導体装置１００の平面図である。
図１中のＩＩ－ＩＩにおける断面図である。
図１中のＩＩＩ－ＩＩＩにおける断面図である。
半導体装置１００の製造方法を示す製造工程図である。
素子分離膜形成工程Ｓ２を説明する断面図である。
ゲート絶縁膜形成工程Ｓ３を説明する断面図である。
第１イオン注入工程Ｓ４を説明する断面図である。
ゲート形成工程Ｓ５を説明する断面図である。
電荷蓄積膜形成工程Ｓ６を説明する断面図である。
第２イオン注入工程Ｓ７を説明する断面図である。
絶縁膜形成工程Ｓ８を説明する断面図である。
シリサイド工程Ｓ９を説明する断面図である。
層間絶縁膜形成工程Ｓ１０を説明する断面図である。
コンタクトプラグ形成工程Ｓ１１を説明する断面図である。
半導体装置２００の平面図である。
図１５中のＸＶＩ－ＸＶＩにおける断面図である。
半導体装置１００Ａの平面図である。
【０００９】
［詳細な説明］
本開示の実施形態の詳細を、図面を参照しながら説明する。以下の図面では、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さないものとする。
【００１０】
（第１実施形態）
第１実施形態に係る半導体装置を説明する。第１実施形態に係る半導体装置を、半導体装置１００とする。
（【００１１】以降は省略されています）

関連特許