TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2025098572
公報種別
公開特許公報(A)
公開日
2025-07-02
出願番号
2023214798
出願日
2023-12-20
発明の名称
半導体装置
出願人
ルネサスエレクトロニクス株式会社
代理人
個人
主分類
H10D
8/60 20250101AFI20250625BHJP()
要約
【課題】リーク電流をさらに抑制することが可能となる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板内に形成された第1半導体領域と、平面視において第1半導体領域を囲む第2半導体領域と、第1半導体領域上に形成された第1導電層と、第1導電層上に形成された第1電極と、第1導電層を介して第1電極と接続されたカソード領域と、第1半導体領域と接する第2導電層と、第2導電層上に形成された第2電極と、半導体基板の上面に沿う方向において第1半導体領域のうち第1導電層と接している領域とカソード領域との間に配置され、第2導電層の下面と接する第1領域と、を備え、第1領域の深さは、カソード領域の深さよりも大きく、半導体基板、第2半導体領域、第1領域は、それぞれ第1導電型を有し、第1半導体領域、カソード領域は、それぞれ第1導電型とは反対の第2導電型を有する。
【選択図】図1
特許請求の範囲
【請求項1】
上面を有する半導体基板と、
前記半導体基板内に形成された第1半導体領域と、
前記半導体基板内に形成され、かつ平面視において前記第1半導体領域を囲む第2半導体領域と、
前記第1半導体領域上に形成された第1導電層と、
前記第1導電層上に形成された第1電極と、
前記第1半導体領域内に形成され、前記第1導電層を介して前記第1電極と接続されたカソード領域と、
前記第1半導体領域上に形成され、前記第1半導体領域と接する第2導電層と、
前記第2導電層上に形成された第2電極と、
前記第1半導体領域内に形成され、前記半導体基板の前記上面に沿う方向において前記第1半導体領域のうち前記第2導電層と接している領域と前記カソード領域との間に配置され、前記第2導電層の下面と接する第1領域と、を備え、
前記半導体基板の前記上面を基準面とした時、前記第1領域の深さは、前記カソード領域の深さよりも大きく、
前記半導体基板、前記第2半導体領域、前記第1領域は、それぞれ第1導電型を有し、
前記第1半導体領域、前記カソード領域は、それぞれ前記第1導電型とは反対の第2導電型を有する、
半導体装置。
続きを表示(約 1,300 文字)
【請求項2】
前記第1領域は、第1部分と第2部分とを有し、
前記半導体基板の前記上面を基準面とした時、前記第2部分の深さは、前記カソード領域の深さおよび前記第1部分の深さよりも大きく、
前記第1部分は、前記半導体基板の前記上面に沿う方向において、前記第2部分を前記カソード領域から離隔させるオフセット領域を有し、
前記オフセット領域は、前記カソード領域と前記第2部分との間に配置されており、
前記第2部分の不純物濃度は、前記第1部分の不純物濃度よりも高い、
請求項1に記載の半導体装置。
【請求項3】
前記第1半導体領域および前記第2導電層は、ショットキーバリアダイオードを構成する、
請求項1に記載の半導体装置。
【請求項4】
前記第1半導体領域は、
前記第2導電型を有する第1半導体層と、
前記第1半導体層の下に位置する前記第1導電型を有する第2半導体層と、を備え、
前記ショットキーバリアダイオードの電流パスは、前記第1半導体層内に形成され、かつ前記第1領域によって狭められる、
請求項3に記載の半導体装置。
【請求項5】
平面視における前記第2部分の形状は、縞状又はドット状であり、
平面視における前記第2部分の形状が前記ドット状である場合において、前記第1部分の形状は、円形状、楕円形状、三角形状、正方形状、長方形状、台形状、五角形以上の多角形状のいずれかである、
請求項2に記載の半導体装置。
【請求項6】
平面視における前記第2部分の形状が前記ドット状である場合において、複数の前記第2部分が千鳥状又は直線状のパターンを形成する、
請求項5に記載の半導体装置。
【請求項7】
平面視における前記第1部分の形状は、縞状又は断続的なパターンを有する、
請求項5に記載の半導体装置。
【請求項8】
さらに、前記半導体基板内に形成され、前記第1半導体領域及び前記第2半導体領域の下に配置され、前記第2導電型を有する埋込領域と、
前記半導体基板内に形成され、平面視において前記第1半導体領域及び前記第2半導体領域を囲み、前記第2導電型を有する第3半導体領域と、を備え、
前記第3半導体領域は、前記埋込領域と接続されている、
請求項1に記載の半導体装置。
【請求項9】
さらに、前記第3半導体領域上に形成された第3導電層と、
前記第3導電層上に形成された第3電極と、
前記第3半導体領域内に形成され、前記第3導電層を介して前記第3電極と接続された第2領域と、を備え、
前記第2領域の不純物濃度は、前記第3半導体領域の不純物濃度よりも高く、
前記第2電極および前記第3電極は配線を介して互いに接続されている、
請求項8に記載の半導体装置。
【請求項10】
さらに、前記第1電極と前記第1導電層との間に金属シリサイド層を有する、
請求項9に記載の半導体装置。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本開示は、半導体装置に関し、特にショットキーバリアダイオードを備える半導体装置に関する。
続きを表示(約 1,900 文字)
【背景技術】
【0002】
ショットキーバリアダイオード(SBD:Schottky barrier diode)は、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子である。ショットキーバリアダイオードは、PN接合を利用するダイオードと比較して低い順方向電圧特性を有し、速いスイッチング速度を有する。一方で、ショットキーバリアダイオードのリーク電流は、PN接合を利用するダイオードのリーク電流よりも大きいという課題がある。
【0003】
特許文献1には、第1導電型を有する半導体領域と、アノード電極と、アノード電極の周縁に沿って形成された第2導電型を有するガードリングと、ガードリングの周囲にアノード電極を分離する分離絶縁膜と、アノード電極用マスクとを含むSBDが開示されている。このような構成とすることにより、SBDの逆方向のリーク電流を低減させることが可能となる。
【先行技術文献】
【特許文献】
【0004】
特開2006-310555号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ショットキーバリアダイオードの逆バイアス状態において、ショットキー電極の角部に電界が集中するだけでなく、ショットキー電極の直下まで電界が達する場合がある。このような電界の発生は、トンネリングのリーク電流の原因となる。
【0006】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【0007】
本開示において、半導体装置は、上面を有する半導体基板と、前記半導体基板内に形成された第1半導体領域と、前記半導体基板内に形成され、かつ平面視において前記第1半導体領域を囲む第2半導体領域と、前記第1半導体領域上に形成された第1導電層と、前記第1導電層上に形成された第1電極と、前記第1半導体領域内に形成され、前記第1導電層を介して前記第1電極と接続されたカソード領域と、前記第1半導体領域上に形成され、前記第1半導体領域と接する第2導電層と、前記第2導電層上に形成された第2電極と、前記第1半導体領域内に形成され、前記半導体基板の前記上面に沿う方向において前記第1半導体領域のうち前記第2導電層と接している領域と前記カソード領域との間に配置され、前記第2導電層の下面と接する第1領域と、を備える。前記半導体基板の前記上面を基準面とした時、前記第1領域の深さは、前記カソード領域の深さよりも大きい。前記半導体基板、前記第2半導体領域、前記第1領域は、それぞれ第1導電型を有する。前記第1半導体領域、前記カソード領域は、それぞれ前記第1導電型とは反対の第2導電型を有する。
【発明の効果】
【0008】
本開示により、リーク電流をさらに抑制することが可能となる半導体装置を提供することができる。
【図面の簡単な説明】
【0009】
図1は、実施の形態1の半導体装置の断面図である。
図2は、実施の形態1の半導体装置の断面図である。
図3は、実施の形態1の半導体装置の断面図である。
図4は、実施の形態1の半導体装置のポテンシャル分布を示す図である。
図5は、実施の形態1の半導体装置の駆動電圧とリーク電流を示す図である。
図6は、実施の形態1の半導体装置の斜視図及び平面図である。
図7は、実施の形態1の半導体装置のリーク電流と駆動電圧を示す図である。
図8は、実施の形態1の半導体装置の平面図である。
図9は、実施の形態2の半導体装置の断面図である。
図10は、実施の形態2の半導体装置及び比較例の平面図である。
図11は、実施の形態2の半導体装置の電気特性である。
図12は、実施の形態2の半導体装置の断面図である。
図13は、実施の形態2の半導体装置の電気特性を示す図である。
図14は、実施の形態2の半導体装置の電気特性を示す図である。
【発明を実施するための形態】
【0010】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、各実施の形態の少なくとも一部は、互いに任意に組み合わされてもよい。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
他の特許を見る