特許ウォッチ

公開番号2025114642
公報種別公開特許公報(A)
公開日2025-08-05
出願番号2025074304,2024077830
出願日2025-04-28,2020-03-10
発明の名称半導体装置
出願人株式会社村田製作所
代理人弁理士法人楓国際特許事務所
主分類H10D 10/80 20250101AFI20250729BHJP()
要約【課題】高放熱性に適した半導体装置を提供する。
【解決手段】
半導体装置は、回路素子が配置される基板と、基板上に設けられ、回路素子に接続される外部接続用の第1の導体突起部と、を備え、基板は、第1基材と、当該第1基材上に配置され、第1基材とは材料が異なる第2基材とを含み、回路素子は第2基材に配置され、第2基材は、第1基材に直接的に接合されており、第1基材は前記第2基材に比べて熱伝導率が高い。
【選択図】図1
特許請求の範囲【請求項１】
回路素子が配置される基板と、
前記基板上に設けられ、前記回路素子に接続される外部接続用の第１の導体突起部と、
を備え、
前記基板は、第１基材と、当該第１基材上に配置され、前記第１基材とは材料が異なる第２基材とを含み、
前記回路素子は前記第２基材に配置され、
前記第２基材は、前記第１基材に直接的に接合されており、
前記第１基材は前記第２基材に比べて熱伝導率が高い、
半導体装置。
続きを表示（約 420 文字）【請求項２】
前記回路素子は、前記第２基材の表面に配置される、
請求項１に記載の半導体装置。
【請求項３】
前記回路素子は、前記第２基材に埋め込まれて配置される、
請求項１に記載の半導体装置。
【請求項４】
前記回路素子を複数備え、
前記複数の回路素子は、１つの前記第１の導体突起部によって覆われる、
請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
前記回路素子が発生する熱を前記第１の導体突起部を経由して放熱する第１の熱伝導経路と、
前記回路素子が発生する熱を前記基板を経由して放熱する第２の熱伝導経路と、
前記回路素子が発生する熱を、前記基板における前記回路素子と異なる位置に配置された第２の導体突起部を経由して放熱する第３の熱伝導経路と、
を備える、
請求項１乃至請求項３のいずれかに記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、高周波回路に用いられ、発熱部を有する半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、バンプを介して半導体装置を実装基板に実装し、バンプを放熱経路として利用した半導体装置が知られている。
【０００３】
例えば特許文献１には、化合物半導体基板に複数の単位トランジスタが並列接続されたヘテロ接合バイポーラトランジスタ（HBT）が構成された、化合物半導体装置が示されている。これら複数の単位トランジスタは化合物半導体基板に配列され、これら複数の単位トランジスタのエミッタにはバンプが電気的に接続される。
【先行技術文献】
【特許文献】
【０００４】
特開２０１６－１０３５４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
移動体通信や衛星通信等で用いられる高周波増幅回路が形成されたMMIC(Monolithic Microwave Integrated Circuit)では、近年のさらなる高速・高機能化に伴い、RFFE（RF Front-End）の損失の増加及びパワーアンプデバイスの自己発熱による特性限界が課題となっている。例えば、バイポーラトランジスタでは、そのコレクタ損失によって発熱し、バイポーラトランジスタ自体の昇温によって、ベース・エミッタ間電圧Ｖｂｅが低下し、そのことでコレクタ電流が増大し、Ｖｂｅがさらに低下する、という正帰還が掛かると熱暴走に至る。MMICの放熱性が高くないと、熱暴走しない範囲で使用可能な電力が制限されるので、結局、扱える電力とMMICのサイズとはトレードオフの関係にある。
【０００６】
そこで、本発明の目的は、高放熱性に適した半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の一つの態様としての半導体装置は、回路素子が配置される基板と、基板上に設けられ、回路素子に接続される外部接続用の第１の導体突起部と、を備え、基板は、第１基材と、当該第１基材上に配置され、第１基材とは材料が異なる第２基材とを含み、回路素子は第２基材に配置され、第２基材は、第１基材に直接的に接合されており、第１基材は第２基材に比べて熱伝導率が高い。
【発明の効果】
【０００８】
本発明によれば、放熱性が高い半導体装置が得られる。
【図面の簡単な説明】
【０００９】
図１は第１の実施形態に係る半導体装置１１０の断面図である。
図２（Ａ）、図２（Ｂ）は、実装基板に対する半導体装置１１０の実装構造を示す断面図である。
図３（Ａ）は半導体装置１１０の放熱経路を示す断面図であり、図３（Ｂ）は比較例の半導体装置の放熱経路を示す断面図である。
図４は半導体装置１１０の製造方法について示す図である。
図５は、第１の実施形態の変形例としての半導体装置１１１の断面図である。
図６は第２の実施形態に係る半導体装置１２０の断面図である。
図７は、実装基板９０に半導体装置１２０を実装した後の断面図である。
図８（Ａ）、図８（Ｂ）は、第３の実施形態に係る半導体装置の断面図である。
図９は第３の実施形態の別の半導体装置の断面図である。
図１０は第４の実施形態に係る半導体装置１４０の平面図である。
図１１（Ａ）は図１０におけるＡ－Ａ部分の断面図であり、図１１（Ｂ）は図１０におけるＢ－Ｂ部分の断面図である。
図１２は第５の実施形態に係る半導体装置の製造方法についての各工程における斜視図である。
図１３は、半導体薄膜片の転写後、第１基材１０に対する処理によって形成される半導体装置の部分断面図である。
図１４は、第６の実施形態に係る半導体装置１６０の断面図である。
図１５（Ａ）、図１５（Ｂ）は、半導体装置１６０の実装構造を示す断面図である。
図１６は、第７の実施形態に係る半導体装置１７０の断面図である。
図１７は、比較例としての半導体装置が実装基板に実装された状態での断面図である。
【発明を実施するための形態】
【００１０】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上、複数の実施形態に分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
（【００１１】以降は省略されています）

関連特許