特許ウォッチ

公開番号2025115675
公報種別公開特許公報(A)
公開日2025-08-07
出願番号2024010248
出願日2024-01-26
発明の名称電源装置およびメモリシステム
出願人TDK株式会社
代理人弁理士法人つばさ国際特許事務所
主分類G11C 5/14 20060101AFI20250731BHJP(情報記憶)
要約【課題】利便性を向上させることが可能な電源装置等を提供する。
【解決手段】本発明の一実施の形態に係る電源装置は、外部から第1の電圧が供給される電源端子と、メモリデバイスへと供給される第2の電圧を生成する1または複数の降圧回路と、互いに並列配置されており、電源端子と降圧回路との間を個別に接続する第1および第2の接続ラインと、第1の接続ライン上において、電源端子と降圧回路との間に配置された第1のスイッチ素子と、第2の接続ライン上に配置されており、電源端子から供給される第1の電圧を昇圧する昇圧回路と、第2の接続ライン上において、昇圧回路と降圧回路との間に配置された第1の容量素子と、第2の接続ライン上において、昇圧回路と第1の容量素子との間に配置された第2のスイッチ素子と、第2の接続ライン上において、第1の容量素子と降圧回路との間に配置された第3のスイッチ素子と、を備えている。
【選択図】図1
特許請求の範囲【請求項１】
メモリデバイスに供給する電圧を生成する装置であって、
外部から第１の電圧が供給される電源端子と、
前記メモリデバイスへと供給される第２の電圧を生成する、１または複数の降圧回路と、
互いに並列配置されており、前記電源端子と前記降圧回路との間を個別に接続する第１および第２の接続ラインと、
前記第１の接続ライン上において、前記電源端子と前記降圧回路との間に配置された第１のスイッチ素子と、
前記第２の接続ライン上に配置されており、前記電源端子から供給される前記第１の電圧を昇圧する昇圧回路と、
前記第２の接続ライン上において、前記昇圧回路と前記降圧回路との間に配置された第１の容量素子と、
前記第２の接続ライン上において、前記昇圧回路と前記第１の容量素子との間に配置された第２のスイッチ素子と、
前記第２の接続ライン上において、前記第１の容量素子と前記降圧回路との間に配置された第３のスイッチ素子と
を備えた電源装置。
続きを表示（約 1,100 文字）【請求項２】
前記第１の接続ラインを介して前記降圧回路へと供給される前記第１の電圧を基にして、前記降圧回路から前記メモリデバイスへと前記第２の電圧が供給される、第１の電源供給ルートと、
前記第２の接続ラインを介して前記降圧回路へと供給される、前記第１の容量素子での蓄積電力を基にして、前記降圧回路から前記メモリデバイスへと前記第２の電圧が供給される、第２の電源供給ルートとが、
それぞれ設けられている
請求項１に記載の電源装置。
【請求項３】
前記第１の電圧が閾値電圧以上である場合には、前記第１の電源供給ルートを用いて、前記メモリデバイスへと前記第２の電圧が供給されると共に、
前記第１の電圧が前記閾値電圧未満である場合には、前記第２の電源供給ルートを用いて、前記メモリデバイスへと前記第２の電圧が供給されるように構成されている
請求項２に記載の電源装置。
【請求項４】
前記第２の接続ライン上における前記第３のスイッチ素子と前記降圧回路との間に、第２の容量素子が更に設けられている
請求項１ないし請求項３のいずれか１項に記載の電源装置。
【請求項５】
前記第１の電圧を検出する電圧検出回路を更に備え、
前記電圧検出回路は、
前記第１の電圧が閾値電圧以上である場合には、前記第１および第２のスイッチ素子をオン状態に設定すると共に前記第３のスイッチ素子をオフ状態に設定することにより、前記降圧回路および前記第２の容量素子の各々に対して前記第１の電圧が供給されると共に、前記昇圧回路から出力される昇圧電圧が前記第１の容量素子へと供給されるように制御し、
前記第１の電圧が前記閾値電圧未満である場合には、前記第１および第２のスイッチ素子をオフ状態に設定すると共に前記第３のスイッチ素子をオン状態に設定することにより、前記第１および第２の容量素子での蓄積電力がそれぞれ、前記降圧回路へと供給されるように制御する
請求項４に記載の電源装置。
【請求項６】
前記降圧回路が複数設けられており、
前記複数の前記降圧回路から出力される前記第２の電圧がそれぞれ、前記メモリデバイスに適合した互いに異なる電圧値を有する
請求項１ないし請求項３のいずれか１項に記載の電源装置。
【請求項７】
前記メモリデバイスが、フラッシュメモリおよびメモリコントローラのうちの、少なくとも一方のデバイスである
請求項１ないし請求項３のいずれか１項に記載の電源装置。
【請求項８】
請求項１ないし請求項３のいずれか１項に記載の電源装置と、
前記メモリデバイスと
を備えたメモリシステム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、メモリデバイスに供給する電圧を生成する電源装置、および、そのような電源装置とメモリデバイスとを備えたメモリシステムに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
フラッシュメモリ等のメモリデバイスと電源装置とを備えたメモリシステムとして、種々のものが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特許第６２９９４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなメモリシステム等では、利便性を向上させることが求められている。利便性を向上させることが可能な、電源装置およびメモリシステムを提供することが望ましい。
【課題を解決するための手段】
【０００５】
本発明の一実施の形態に係る電源装置は、メモリデバイスに供給する電圧を生成する装置であって、外部から第１の電圧が供給される電源端子と、メモリデバイスへと供給される第２の電圧を生成する１または複数の降圧回路と、互いに並列配置されており、電源端子と降圧回路との間を個別に接続する第１および第２の接続ラインと、第１の接続ライン上において、電源端子と降圧回路との間に配置された第１のスイッチ素子と、第２の接続ライン上に配置されており、電源端子から供給される第１の電圧を昇圧する昇圧回路と、第２の接続ライン上において、昇圧回路と降圧回路との間に配置された第１の容量素子と、第２の接続ライン上において、昇圧回路と第１の容量素子との間に配置された第２のスイッチ素子と、第２の接続ライン上において、第１の容量素子と降圧回路との間に配置された第３のスイッチ素子と、を備えたものである。
【０００６】
本発明の一実施の形態に係るメモリシステムは、上記本発明の一実施の形態に係る電源装置と、上記メモリデバイスと、を備えたものである。
【発明の効果】
【０００７】
本発明の一実施の形態に係る電源装置およびメモリシステムによれば、利便性を向上させることが可能となる。
【図面の簡単な説明】
【０００８】
図１は、本発明の一実施の形態に係るメモリシステムの概略構成例を表す回路図である。
図２は、比較例に係るメモリシステムの概略構成を表す回路図である。
図３は、図１に示したメモリシステムの動作例を表すタイミング図である。
図４は、図３における通常動作時の動作状態例を表す回路図である。
図５は、図３における電源遮断時の動作状態例を表す回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（フラッシュメモリおよび電源装置を備えたメモリシステムへの適用例）
２．変形例
【００１０】
＜１．実施の形態＞
［構成］
図１は、本発明の一実施の形態に係るメモリシステム（メモリシステム４）の概略構成例を、回路図で表したものである。このメモリシステム４は、後述するフラッシュメモリ２１等のメモリデバイス（フラッシュメモリデバイス）に適用されるシステム（フラッシュメモリシステム）である。メモリシステム４は、図１に示したように、電源装置１、フラッシュメモリ２１、メモリコントローラ２２およびホストＩ／Ｆ（インターフェース）３を、備えている。
（【００１１】以降は省略されています）

関連特許