特許ウォッチ

公開番号2025033657
公報種別公開特許公報(A)
公開日2025-03-13
出願番号2023139535
出願日2023-08-30
発明の名称記憶装置
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類G11C 7/20 20060101AFI20250306BHJP(情報記憶)
要約【課題】メモリセルデータの初期化データを指定して一括初期化する記憶装置またはメモリセルデータの初期化領域を一部マスクして一括初期化する記憶装置を提供する。
【解決手段】初期化制御回路から送信された初期化モード信号を受信して内部クロックと書き込み制御信号を生成する制御回路と、初期化制御回路から送信された初期化データに応じてビット線のTrue側またはBar側にLowレベルを印加するIO(Input/Output)入力回路と、複数のワード線と複数のビット線を同時に選択する選択回路と、を備え、選択されたワード線とビット線に接続されているメモリセルに初期化データを同時に書き込む記憶装置が提供される。
【選択図】図6
特許請求の範囲【請求項１】
初期化制御回路から送信された初期化モード信号を受信して内部クロックと書き込み制御信号を生成する制御回路と、
前記初期化制御回路から送信された初期化データに応じてビット線のＴｒｕｅ側またはＢａｒ側にＬｏｗレベルを印加するＩＯ（Input/Output）入力回路と、
複数のワード線と複数のビット線を同時に選択する選択回路と、を備え、
選択された前記ワード線と前記ビット線に接続されているメモリセルに前記初期化データを同時に書き込む記憶装置。
続きを表示（約 680 文字）【請求項２】
前記初期化制御回路は、初期化する領域をマスクする初期化アドレス領域マスク信号を生成し、
前記選択回路は、前記初期化制御回路から入力された前記初期化アドレス領域マスク信号に基づいて、アドレス領域の一部の初期化をマスクする請求項１に記載の記憶装置。
【請求項３】
前記初期化制御回路は、初期化するデータをマスクする初期化データマスク信号を生成し、
前記ＩＯ入力回路は、前記初期化制御回路から入力された前記初期化データマスク信号に応じて、前記メモリセルの一部のＩＯ入力をマスクする請求項１に記載の記憶装置。
【請求項４】
前記選択回路に接続されたワードドライバ部は、選択された複数の前記ワード線のＨｉｇｈレベル電位を下げる、請求項１に記載の記憶装置。
【請求項５】
前記初期化制御回路と請求項１に記載された記憶装置との間に配置されたエラー検出／訂正回路を備え、
前記初期化制御回路から送信された前記初期化モード信号、前記初期化データ、初期化するデータをマスクする初期化データマスク信号、初期化する領域をマスクする初期化アドレス領域マスク信号と、
前記エラー検出／訂正回路から送信されたエラー検出／訂正コードと、を取り込んで、前記メモリセルのデータを一括初期化する記憶装置。
【請求項６】
前記記憶装置は、ＳＲＡＭ（Static Random Access Memory（スタティックランダムアクセスメモリ））マクロである、請求項１に記載の記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は記憶装置に関し、例えばＳＲＡＭ（Static Random Access Memory（スタティックランダムアクセスメモリ））に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
メモリセルのデータを初期化する技術が開発されている。特許文献１には、面積の増加を抑制しながら、比較的高速にメモリセルのデータを初期化する技術が開示されている。半導体装置の制御回路は、リセット信号がハイレベルとされたことに基づいて、第１トランジスタをオフ状態、複数のワード線を選択状態、プリチャージ回路をオフ状態、書き込み用カラムスイッチをオン状態、及び読み出し用カラムスイッチをオフ状態にする。書き込み回路によって第１ビット線をロウレベルとし、第２ビット線をハイレベルとすることにより、複数のメモリセルを初期化する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－８８８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の初期化は、全てのメモリセル領域を同時に初期化することで、初期化時間を短くする。しかしながら、初期化時のデータをＳＲＡＭ内部で固定しているため、０または１でしか初期化できない。また、全てのメモリセル領域の初期化しかできない。そのため、ＥＣＣ（Error Checking and Correction）メモリまたは重要なデータが保持されている領域を持つメモリの一括初期化ができないという課題があった。
【０００５】
そこで、本開示の目的は、メモリセルデータの初期化データを指定して一括初期化する記憶装置またはメモリセルデータの初期化領域を一部マスクして一括初期化する記憶装置を提供することである。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、記憶装置は、任意の領域を任意のデータで初期化する。
【発明の効果】
【０００８】
前記一実施の形態によれば、メモリセルデータの初期化データを指定して一括初期化する記憶装置またはメモリセルデータの初期化領域を一部マスクして一括初期化する記憶装置を提供できる。
【図面の簡単な説明】
【０００９】
記憶装置の一括初期化の状態を示す概略図である。
記憶装置のハミング符号をマスクした状態の一例を示す概略図である。
記憶装置のハミング符号をマスクした状態の別の例を示す概略図である。
記憶装置のワード方向の初期化を制限する場合を示す概略図である。
記憶装置のビット方向の初期化を制限する場合を示す概略図である。
実施の形態にかかる記憶装置の回路の概略図である。
実施の形態にかかる記憶装置のワード線ドライバに電圧レベルを下げる回路を追加した図である。
実施の形態にかかる記憶装置のタイミングチャートである。
実施の形態にかかる記憶装置にＥＣＣ回路を追加したブロック図である。
【発明を実施するための形態】
【００１０】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、例えば、ハードウェア的には、ＣＰＵ（Central Processing Unit）、メモリ、その他の回路によって構成でき、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。従って、これらの機能ブロックがハードウェア、ハードウェア上で動作するソフトウェア、又はそれらの組合せによって実現できる。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
（【００１１】以降は省略されています）

関連特許