特許ウォッチ

公開番号2025097511
公報種別公開特許公報(A)
公開日2025-07-01
出願番号2023213734
出願日2023-12-19
発明の名称半導体装置、半導体装置の製造方法、および電力変換装置
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 30/66 20250101AFI20250624BHJP()
要約【課題】本開示は、トレンチ側壁に接するチャネル形成層を形成するための不純物イオン注入による半導体ウエハの反りを抑制することを目的とする。
【解決手段】半導体装置101は、ドリフト層と、P型のベース層16と、N型のソース層15と、ゲート電極13とを備える。ベース層16は、ドリフト層14の表層の一部に形成される。ソース層15は、ベース層16の表層の一部に形成される。ゲート電極13は、ソース層15およびベース層16を貫通する複数のトレンチ10内に、ゲート絶縁膜17を介して設けられる。複数のトレンチ10の間に形成されたソース層15は、複数のトレンチ10の側壁から離れるほど、浅くかつ不純物濃度が低い。
【選択図】図4
特許請求の範囲【請求項１】
ドリフト層と、
前記ドリフト層の表層の一部に形成された第２導電型のベース層と、
前記ベース層の表層の一部に形成された第１導電型のチャネル形成層と、
前記チャネル形成層および前記ベース層を貫通する複数のトレンチ内に、ゲート絶縁膜を介して設けられたゲート電極と、を備え、
前記複数のトレンチの間に形成された前記チャネル形成層は、前記複数のトレンチの側壁から離れるほど、浅くかつ不純物濃度が低い、
半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記チャネル形成層に下方から隣接し前記複数のトレンチの側壁に接するウェル層をさらに備える、
請求項１に記載の半導体装置。
【請求項３】
ドリフト層に不純物イオンを注入して前記ドリフト層に第２導電型のベース層を形成するベース層形成工程と、
前記ベース層を貫通する複数のトレンチを形成するトレンチ形成工程と、
前記複数のトレンチの側壁に対して角度θをなす斜め方向から不純物イオンを注入し、少なくとも前記ベース層のうち前記複数のトレンチの側壁に接する部分に第１導電型のチャネル形成層を形成する第１斜め注入工程と、を備える、
半導体装置の製造方法。
【請求項４】
前記第１斜め注入工程における不純物イオンの注入エネルギーは１０ｋｅＶ以上１５０ｋｅＶ以下である、
請求項３に記載の半導体装置の製造方法。
【請求項５】
前記複数のトレンチから任意に選択された第１のトレンチおよび第２のトレンチの幅をそれぞれｄ１およびｄ２とした場合に、ｄ２／ｄ１は０．８以上１．２以下である、
請求項３または請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１斜め注入工程において、前記角度θは７０°以下である、
請求項３に記載の半導体装置の製造方法。
【請求項７】
前記第１斜め注入工程において、前記第１のトレンチおよび前記第２のトレンチに対する前記角度θをそれぞれθ１およびθ２とした場合に、ｔａｎθ２／ｔａｎθ１＝ｄ２／ｄ１である、
請求項５に記載の半導体装置の製造方法。
【請求項８】
前記トレンチ形成工程は、酸化膜マスクを用いて前記複数のトレンチを形成する工程であり、
前記ベース層形成工程と前記トレンチ形成工程との間に、イオン注入により前記ベース層の表層に前記チャネル形成層を形成するイオン注入工程と、
前記トレンチ形成工程と前記第１斜め注入工程との間に、前記酸化膜マスクの厚みを調整するマスク厚み調整工程とをさらに備え、
調整後の前記酸化膜マスクの厚みは、前記酸化膜マスクに隣接する前記複数のトレンチの幅に応じて定められる、
請求項３に記載の半導体装置の製造方法。
【請求項９】
前記ベース層形成工程と前記トレンチ形成工程との間に、イオン注入により前記ベース層の表層に前記チャネル形成層を形成するイオン注入工程を備え、
前記トレンチ形成工程の後、前記チャネル形成層の表層をエッチングするエッチング工程を備え、
前記エッチング工程における前記チャネル形成層のエッチング量は、前記チャネル形成層が隣接する前記トレンチの幅に応じて定められる、
請求項３に記載の半導体装置の製造方法。
【請求項１０】
前記第１斜め注入工程の後、前記複数のトレンチの側壁に対して斜めの方向から不純物イオンを注入し、前記ベース層のうち前記複数のトレンチと接触する領域に第２導電型のウェル層を形成する第２斜め注入工程をさらに備える、
請求項３に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、不純物イオン注入による半導体ウエハの反りを抑制する技術に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
一般的にパワーデバイスと呼ばれる電力用半導体装置は、モータ負荷などへの電力供給を制御するスイッチング素子などに用いられる。パワーデバイスにはいくつもの性能が要求されるが、その中の最も大きな要求の一つに低損失化が挙げられる。パワーデバイスの低損失化には、装置の小型化および軽量化などの効果があり、広い意味ではエネルギー消費低減による地球環境への配慮へつながる効果がある。さらに、これらの特性は、できる限り低コストで実現することが要求されている。
【０００３】
これらの要求を満たす電力用半導体素子として、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）またはＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）などの絶縁ゲート型半導体装置が広く使用されている。
【０００４】
従来、絶縁ゲート型半導体装置の低損失化の手法として、チャネル密度を上げる方法があり、この方法に該当する構造の１つとしてトレンチ型と呼ばれる構造が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
特開２０１８－１１７０１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
トレンチ型ＭＯＳＦＥＴでは、オン抵抗の低下に向けて狭ピッチ化を実現するため、層間絶縁膜をトレンチ内部に埋め込む構成が考えられる。しかし、層間絶縁膜をトレンチ内部に埋め込むためには、トレンチ内部の層間絶縁膜の深さ分、トレンチを従来よりも深く形成する必要がある。それに応じて、チャネル形成層であるソース層も深く形成する必要があるため、ソース層を形成するためのイオン注入エネルギーを高くする必要がある。その結果、イオン注入後に半導体ウエハの反りが大きくなるという問題がある。
【０００７】
本開示は、上記の問題点を解決するためになされたものであり、トレンチ側壁に接するチャネル形成層を形成するための不純物イオン注入による半導体ウエハの反りを抑制することを目的とする。
【課題を解決するための手段】
【０００８】
本開示の半導体装置は、ドリフト層と、第２導電型のベース層と、第１導電型のチャネル形成層と、ゲート電極とを備える。ベース層は、ドリフト層の表層の一部に形成される。チャネル形成層は、ベース層の表層の一部に形成される。ゲート電極は、チャネル形成層およびベース層を貫通する複数のトレンチ内に、ゲート絶縁膜を介して設けられる。複数のトレンチの間に形成されたチャネル形成層は、複数のトレンチの側壁から離れるほど、浅くかつ不純物濃度が低い。
【発明の効果】
【０００９】
本開示の半導体装置は、複数のトレンチの側壁から離れるほど、浅くかつ不純物濃度が低くなるチャネル形成層を備える。このようなチャネル形成層は、トレンチの側壁に対して斜め方向からイオン注入を行うことにより、低い注入エネルギーで形成することが可能である。従って、チャネル形成層を形成するためのイオン注入後の半導体の反りを抑制することが可能である。
【図面の簡単な説明】
【００１０】
実施の形態１に係る半導体装置の平面図である。
実施の形態１に係る半導体装置の主に炭化珪素半導体部分を示した平面図である。
図２の領域Ｒ１の拡大図である。
図３のＡ－Ａ線に沿った断面図である。
図４の領域Ｒ２の拡大図である。
実施の形態１に係る半導体装置の製造工程を示すフローチャートである。
半導体基板の上にドリフト層が形成された状態を示す断面図である。
ドリフト層の表層にベース層を形成した状態を示す断面図である。
ベース層を貫通してドリフト層に達するトレンチを形成した状態を示す断面図である。
斜めイオン注入によりベース層の表層およびトレンチの側壁にソース層を形成する様子を示す断面図である。
酸化膜マスクの厚みによりソース層の深さを調整する様子を示す断面図である。
ＳｉＣ面のエッチング量によりソース層の深さを調整する様子を示す断面図である。
比較例の半導体装置の製造方法を示す断面図である。
比較例の半導体装置の製造方法を示す断面図である。
比較例と本実施の形態とで、半導体ウエハの反り量を比較した図である。
実施の形態２に係る半導体装置の断面図である。
実施の形態２に係る半導体装置の製造工程を示すフローチャートである。
実施の形態３に係る電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許