特許ウォッチ

公開番号2025116055
公報種別公開特許公報(A)
公開日2025-08-07
出願番号2025086749,2022176945
出願日2025-05-23,2022-11-04
発明の名称遊技機
出願人株式会社ユニバーサルエンターテインメント
代理人個人
主分類A63F 5/04 20060101AFI20250731BHJP(スポーツ;ゲーム;娯楽)
要約【課題】通常の遊技と疑似遊技の処理に関し、一部を共通化し、メインROMのプログラム領域の容量が圧迫されることを軽減することが可能な遊技機を提供する。
【解決手段】通常の遊技と疑似遊技の処理においては、遊技者が有効なストップボタンを押下したか否かを判定する判定処理が共通であり、当該処理を実行するサブプログラムを作成する。このサブプログラムでは、入力ポートからストップボタン押下に関するデータを取得して有効なストップボタンの押下か否かを判定する。また、通常の遊技と疑似遊技の処理の両方で、ストップボタンの停止状態情報等を更新する。
【選択図】図206
特許請求の範囲【請求項１】
中央処理装置、プログラム、及びテーブルデータが記憶されたリードメモリ、前記プログラムの実行に伴いデータを記憶するリードライトメモリ、少なくともＣＲＣ回路を含む演算回路、及び乱数値を発生させる乱数回路を有して制御を行う制御手段と、
設定値を変更、又は確認するために設けられた設定スイッチと、を備え、
前記中央処理装置は、複数のレジスタを含むバンク０と、前記バンク０と同一構成のバンク１を有し、
前記リードライトメモリは、
前記設定値が格納された設定値格納領域と、
エラーをセットするエラーフラグと、を有し、
前記リードメモリには、複数のテーブルデータが記憶され、
前記リードメモリに記憶されたプログラムには、特定サブルーチンがあり、
前記複数のテーブルデータの内の所定のテーブルデータは、１バイトデータが複数集まったデータ群であり、
前記所定のテーブルデータには、それぞれ同じデータサイズの、２ビット以上の上位ビットのデータと２ビット以上の下位ビットのデータを含む、複数の１バイトデータで構成されたビットテーブルデータが含まれ、
前記制御手段は、
前記リードライトメモリの特定アドレス範囲内の演算を行い演算結果格納領域に演算結果を格納する範囲演算手段と、
前記リードライトメモリの特定アドレス範囲内の演算を行い、演算結果と前記演算結果格納領域に記憶された演算結果との照合を行う範囲照合手段と、
検知したエラーに応じたエラーの報知を行うとともに遊技の進行を停止させるエラー処理手段と、
電源電圧の低下を検出すると電源断絶処理を実行する電源断絶手段と、を有し、
前記所定のテーブルデータには、それぞれ同じデータサイズの、２ビット以上の上位ビットのデータと２ビット以上の下位ビットのデータを含む、複数の１バイトデータで構成されたビットテーブルデータが含まれ、
前記制御手段は、前記ビットテーブルデータの前記１バイトデータから前記上位ビットのデータ、又は前記下位ビットのデータのみのビットデータを取得し、そのビットデータを前記リードライトメモリの所定領域に格納するビットデータ取得手段を有し、
前記ビットデータ取得手段は、前記ビットテーブルデータから前記１バイトデータを取得した後、所定の条件に応じて、前記１バイトデータに含まれる上位ビットのデータ、または下位ビットのデータを取得可能であり、
前記制御手段は、
前記エラーフラグにエラーがセットされていた場合に前記エラー処理手段を実行し、
前記特定サブルーチンを呼び出す場合に使用する特定コール命令を実行して前記特定サブルーチンを呼び出し、
前記特定コール命令で呼び出されたプログラムは、特定リターン命令を使用して呼び出し元のプログラムに戻り、
前記特定サブルーチンを呼び出した前記リードメモリのプログラムは、前記特定サブルーチンの処理を実行した後、前記バンク１から前記バンク０に切り替わったことを契機に前記プログラムの処理を継続し、
前記範囲演算手段は、前記電源断絶手段によって実行するよう制御され、
前記制御手段は、電源投入時に前記範囲照合手段により照合不一致が検出されていない場合であっても、前記範囲演算手段が実行されていないと判定された場合は、前記エラー処理手段を実行することを特徴とする遊技機。

発明の詳細な説明【技術分野】
【０００１】
本発明は、遊技機に関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
従来、複数の図柄が夫々の周面に配された複数のリールと、各リールに対応するように設けられ、各リールの周面に配された複数の図柄のうちの一部の図柄を遊技者が視認可能なように表示する複数の表示窓と、メダルが投入されていることを条件に、遊技者による操作（以下「開始操作」という）を検出すると、各リールの回転の開始を要求する信号を出力するスタートスイッチと、遊技者による操作（以下「停止操作」という）を検出すると、リールの種別に応じて当該リールの回転の停止を要求する信号を出力するストップスイッチと、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転及びその停止を行う制御部と、を備えたパチスロ機からなる遊技機が知られている。通常、このようなパチスロ機では、複数の表示窓により表示される図柄の組合せに基づいて、入賞か否かが判別され、入賞と判別されるとメダルがホッパーから払い出されてメダル受け部に貯留される。
【０００３】
このような遊技機においては、図柄の停止制限に係る回胴停止の処理が通常の遊技と、疑似遊技とで別々の処理になっているのが一般的である（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－０６７９８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のように、通常の遊技と、疑似遊技とを別々の処理とし、それぞれ対応するプログラムを作成すると、その分プログラムサイズが大きくなり、メインＲＯＭのプログラム領域を圧迫することになる。
【０００６】
本発明は、上記のような点に鑑みてなされたものであり、通常の遊技と疑似遊技の処理に関し、一部を共通化し、メインＲＯＭのプログラム領域の容量が圧迫されることを軽減することが可能な遊技機を提供することを目的とする。
【０００７】
また、本発明は、通常の遊技と疑似遊技の処理を一部共通化することにより、プログラムの構成や記述をより簡潔なものとすることができ、当該プログラムの開発効率やメンテナビリティを向上させることを目的とする。また、本発明は、データの種類ごとにデータ取得処理を設ける必要がなく、共通のデータ取得処理を使用して、メインＲＯＭのプログラム記憶領域を効率的に使用することでメインＲＯＭの容量の圧迫を軽減することが可能な遊技機を提供することを目的とする。また、本発明は、メインＲＡＭのチェックに係る処理プログラムのサイズを小さくし、メインＲＯＭのプログラム領域を圧迫しないようにするとともに、メインプログラムの構成や記述をより簡潔なものとし、さらに、メインＣＰＵの負荷を低減させるよう構成された遊技機を提供することを目的とする。またさらに、ＣＲＣ値に基づいて、効果的な再起動を管理することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明は、以下の遊技機を提供する。
【０００９】
本発明の第１の実施態様に係る発明は、下記の構成を有する。
中央処理装置（例えば、メインＣＰＵ２１０１）、プログラム、及びテーブルデータが記憶されたリードメモリ（例えば、メインＲＯＭ２１０２）、前記プログラムの実行に伴いデータを記憶するリードライトメモリ（例えば、メインＲＡＭ２１０３）、少なくともＣＲＣ回路（例えば、巡回冗長検査（ＣＲＣ１６）回路）を含む演算回路、及び乱数値を発生させる乱数回路（例えば、乱数回路２１１０、乱数回路２１５０）を有して制御を行う制御手段（例えば、主制御基板２０７１）と、
設定値を変更、又は確認するために設けられた設定スイッチ（例えば、設定用鍵型スイッチ）と、を備え、
前記中央処理装置は、複数のレジスタを含むバンク０と、前記バンク０と同一構成のバンク１を有し、
前記リードライトメモリは、
前記設定値が格納された設定値格納領域と、
エラーをセットするエラーフラグ（例えば、遊技復帰不可能エラーフラグ）と、を有し、
前記リードメモリには、複数のテーブルデータが記憶され、
前記リードメモリに記憶されたプログラムには、特定サブルーチン（例えば、図１７７に示した使用領域外ＲＡＭ初期化処理（継続）を実行するサブプログラムや、図１８０に示したインタフェース２出力処理（継続）を実行するサブプログラム）があり、
前記複数のテーブルデータの内の所定のテーブルデータは、１バイトデータが複数集まったデータ群であり、
前記所定のテーブルデータには、それぞれ同じデータサイズの、２ビット以上の上位ビットのデータと２ビット以上の下位ビットのデータを含む、複数の１バイトデータで構成されたビットテーブルデータが含まれ、
前記制御手段は、
前記リードライトメモリの特定アドレス範囲内の演算を行い演算結果格納領域（例えば、ＣＲＣ値格納領域２１０３ｅ）に演算結果を格納する範囲演算手段（例えば、図１９０の電断割込み処理で呼び出される、図１９１のＣＲＣ生成処理（使用領域外）を実行するメインＣＰＵ２１０１）と、
前記リードライトメモリの特定アドレス範囲内の演算を行い、演算結果と前記演算結果格納領域に記憶された演算結果との照合を行う範囲照合手段（例えば、図１７２に示すＣＲＣ検査処理（使用領域外）を実行するメインＣＰＵ２１０１）と、
検知したエラーに応じたエラーの報知を行うとともに遊技の進行を停止させるエラー処理手段（例えば、図１７４に示す遊技復帰不可能エラー処理（使用領域外）を実行するメインＣＰＵ２１０１）と、
電源電圧の低下を検出すると電源断絶処理を実行する電源断絶手段と、を有し、
前記所定のテーブルデータには、それぞれ同じデータサイズの、２ビット以上の上位ビットのデータと２ビット以上の下位ビットのデータを含む、複数の１バイトデータで構成されたビットテーブルデータが含まれ、
前記制御手段は、前記ビットテーブルデータの前記１バイトデータから前記上位ビットのデータ、又は前記下位ビットのデータのみのビットデータを取得し、そのビットデータを前記リードライトメモリの所定領域に格納するビットデータ取得手段を有し、
前記ビットデータ取得手段は、前記ビットテーブルデータから前記１バイトデータを取得した後、所定の条件に応じて、前記１バイトデータに含まれる上位ビットのデータ、または下位ビットのデータを取得可能であり、
前記制御手段は、
前記エラーフラグにエラーがセットされていた場合に前記エラー処理手段を実行し、
前記特定サブルーチンを呼び出す場合に使用する特定コール命令（例えば、ＣＡＬＬＥＸ）を実行して前記特定サブルーチンを呼び出し、
前記特定コール命令で呼び出されたプログラムは、特定リターン命令（例えば、ＲＥＴＥＸ）を使用して呼び出し元のプログラムに戻り、
前記特定サブルーチンを呼び出した前記リードメモリのプログラムは、前記特定サブルーチンの処理を実行した後、前記バンク１から前記バンク０に切り替わったことを契機に前記プログラムの処理を継続し、
前記範囲演算手段は、前記電源断絶手段によって実行するよう制御され、
前記制御手段は、電源投入時に前記範囲照合手段により照合不一致が検出されていない場合であっても、前記範囲演算手段が実行されていないと判定された場合は（例えば、電断発生フラグがオフになっている場合）、前記エラー処理手段を実行する（例えば、図１７１に示す電源投入時処理で遊技復帰不可能エラー処理を呼び出す）ことを特徴とする遊技機（例えば、パチスロ機２００１）。
【００１０】
このような本発明の構成によれば、通常の遊技と疑似遊技の処理に関し、一部を共通化するため、メインＲＯＭのプログラム領域の容量が圧迫されることを軽減することができる。また、本発明によれば、通常の遊技と疑似遊技の処理を一部共通化することにより、プログラムの構成や記述をより簡潔なものとすることができ、当該プログラムの開発効率やメンテナビリティを向上させることができる。
【発明の効果】
（【００１１】以降は省略されています）

関連特許