特許ウォッチ

公開番号2025063784
公報種別公開特許公報(A)
公開日2025-04-16
出願番号2023173268
出願日2023-10-04
発明の名称超接合半導体装置
出願人国立研究開発法人産業技術総合研究所,富士電機株式会社
代理人個人,弁理士法人酒井総合特許事務所
主分類H10D 30/66 20250101AFI20250409BHJP()
要約【課題】エッジ終端領域のチャージバランスのずれを抑制することができる超接合半導体装置を提供する。
【解決手段】活性領域と終端領域30に第1導電型領域52と第2導電型領域53とを交互に繰り返し配置した並列pn層51と、終端領域30に耐圧構造を構成する第2導電型の第3半導体領域32と、を備え、第2導電型領域53は、複数の第2導電型小領域を積み重ねられており、複数の第2導電型小領域のなかで最も前記半導体基板の第1主面側の第2導電型小領域53aは、第3半導体領域32を兼ねている。
【選択図】図2
特許請求の範囲【請求項１】
炭化珪素からなる半導体基板に設けられた活性領域と、
前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、
前記半導体基板の第１主面に設けられた、第２導電型の第１半導体層と、
前記活性領域および前記終端領域において、前記半導体基板の内部に設けられた、第１導電型領域と第２導電型領域とを前記半導体基板の第１主面に平行な第１方向に交互に繰り返し配置した並列ｐｎ層と、
前記活性領域において、前記第１半導体層の、前記半導体基板側に対して反対側の表面層に選択的に設けられた第１導電型の第１半導体領域と、
前記第１半導体領域および前記第１半導体層を貫通して前記半導体基板に達するトレンチと、
前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記半導体基板の第１主面に設けられ、前記第１半導体領域に電気的に接続された第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
前記終端領域において前記半導体基板の第１主面と前記並列ｐｎ層との間に選択的に設けられ、前記活性領域の周囲を囲み、前記第１電極に電気的に接続されて耐圧構造を構成する第２導電型の第３半導体領域と、
を備え、
前記第２導電型領域は、複数の第２導電型小領域が積み重ねられており、前記複数の第２導電型小領域のなかで最も前記半導体基板の第１主面側の第２導電型小領域は、前記第３半導体領域を兼ねていることを特徴とする超接合半導体装置。
続きを表示（約 190 文字）【請求項２】
前記トレンチの底部に設けられた第２導電型の第２半導体領域をさらに備え、
前記第２半導体領域と前記第３半導体領域は、前記半導体基板の第２主面側の面が同じ深さであることを特徴とする請求項１に記載の超接合半導体装置。
【請求項３】
前記第２半導体領域と前記第３半導体領域は、同じ厚さであることを特徴とする請求項２に記載の超接合半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この開示は、超接合半導体装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１には、３層構造の並列ｐｎ層を順に積層したスーパージャンクション構造（ＳＪ構造）を含むドリフト層を持つ炭化珪素半導体装置が記載される。ここで並列ｐｎ層は、活性領域、エッジ終端領域、およびその両者をつなぐ中間領域、のいずれにおいても同一の構造とされている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－０８９９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＳＪ構造の炭化珪素半導体装置では、エッジ終端領域において、チャージバランスのずれが生じるという課題がある。
【０００５】
この開示は、エッジ終端領域のチャージバランスのずれを抑制することができる超接合半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この開示の一態様にかかる超接合半導体装置は、以下の通りである。炭化珪素からなる半導体基板に活性領域が設けられる。前記半導体基板に、前記活性領域の周囲を囲む終端領域が設けられる。前記半導体基板の第１主面に、第２導電型の第１半導体層が設けられる。前記活性領域および前記終端領域において、前記半導体基板の内部に、第１導電型領域と第２導電型領域とを前記半導体基板の第１主面に平行な第１方向に交互に繰り返し配置した並列ｐｎ層が設けられる。前記活性領域において、前記第１半導体層の、前記半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域が設けられる。前記第１半導体領域および前記第１半導体層を貫通して前記半導体基板に達するトレンチが設けられる。前記トレンチの内部にゲート絶縁膜を介してゲート電極が設けられる。前記半導体基板の第１主面に、前記第１半導体領域に電気的に接続された第１電極が設けられる。前記半導体基板の第２主面に第２電極が設けられる。前記終端領域において前記半導体基板の第１主面と前記並列ｐｎ層との間に選択的に、前記活性領域の周囲を囲み、前記第１電極に電気的に接続されて耐圧構造を構成する第２導電型の第３半導体領域が設けられる。前記第２導電型領域は、複数の第２導電型小領域が積み重ねられており、前記複数の第２導電型小領域のなかで最も前記半導体基板の第１主面側の第２導電型小領域は、前記第３半導体領域を兼ねている。
【発明の効果】
【０００７】
本開示にかかる超接合半導体装置によれば、エッジ終端領域のチャージバランスのずれを抑制することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
実施の形態にかかるＳＪ－ＭＯＳＦＥＴの活性領域の構造を示す断面図である。
実施の形態にかかるＳＪ－ＭＯＳＦＥＴの中間領域とエッジ終端領域の構造を示す断面図である。
実施の形態にかかるＳＪ－ＭＯＳＦＥＴの並列ｐｎ層の製造途中の状態を示す断面図である（その１）。
実施の形態にかかるＳＪ－ＭＯＳＦＥＴの並列ｐｎ層の製造途中の状態を示す断面図である（その２）。
実施の形態にかかるＳＪ－ＭＯＳＦＥＴの並列ｐｎ層の製造途中の状態を示す断面図である（その３）。
従来のＳＪ－ＭＯＳＦＥＴのエッジ終端領域の詳細を示す断面図である。
【発明を実施するための形態】
【０００９】
＜本開示の実施形態の概要＞
（１）この開示の一態様にかかる超接合半導体装置は、以下の通りである。炭化珪素からなる半導体基板に活性領域が設けられる。前記半導体基板に、前記活性領域の周囲を囲む終端領域が設けられる。前記半導体基板の第１主面に、第２導電型の第１半導体層が設けられる。前記活性領域および前記終端領域において、前記半導体基板の内部に、第１導電型領域と第２導電型領域とを前記半導体基板の第１主面に平行な第１方向に交互に繰り返し配置した並列ｐｎ層が設けられる。前記活性領域において、前記第１半導体層の、前記半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域が設けられる。前記第１半導体領域および前記第１半導体層を貫通して前記半導体基板に達するトレンチが設けられる。前記トレンチの内部にゲート絶縁膜を介してゲート電極が設けられる。前記半導体基板の第１主面に、前記第１半導体領域に電気的に接続された第１電極が設けられる。前記半導体基板の第２主面に第２電極が設けられる。前記終端領域において前記半導体基板の第１主面と前記並列ｐｎ層との間に選択的に、前記活性領域の周囲を囲み、前記第１電極に電気的に接続されて耐圧構造を構成する第２導電型の第３半導体領域が設けられる。前記第２導電型領域は、複数の第２導電型小領域が積み重ねられており、前記複数の第２導電型小領域のなかで最も前記半導体基板の第１主面側の第２導電型小領域は、前記第３半導体領域を兼ねている。
【００１０】
上述した開示によれば、並列ｐｎ層のｐ型領域（第２導電型領域）の最も上の部分であるｐ型領域は、ＪＴＥ構造を構成するｐ型領域（第２導電型の第３半導体領域）と兼ねており、並列ｐｎ層の最も上の部分であるｐ型領域がＪＴＥ構造として機能する。このため、並列ｐｎ層のｐ型領域とＪＴＥ構造を構成するｐ型領域とが重なることが無くなり、エッジ終端領域において、チャージバランスのずれを抑制することができる。さらに、ＪＴＥ構造を構成するｐ型領域を形成する必要が無くなり、半導体装置形成のプロセスを簡素化でき、製造コストを低減できる。
（【００１１】以降は省略されています）

関連特許