特許ウォッチ

公開番号2025054841
公報種別公開特許公報(A)
公開日2025-04-08
出願番号2023164012
出願日2023-09-26
発明の名称半導体装置
出願人富士電機株式会社
代理人個人
主分類H10D 30/66 20250101AFI20250331BHJP()
要約【課題】スイッチング耐量を向上させることができる半導体装置を提供すること。
【解決手段】半導体基板40は、n⁺型ドレイン領域1となるn⁺型出発基板41上にn^-型ドリフト領域2およびp型ベース領域3となる各SiC層42,43をこの順に積層してなる。p型ベース領域3は、p型SiC層43で構成されたp型SiC部51と、p型ポリシリコンで形成されたp型ポリシリコン部52と、が深さ方向に隣接してなる。p型ポリシリコン部52は、p型SiC層43に形成したトレンチ53をp型ポリシリコンで埋め込むことで形成される。トレンチ53は、深さ方向にp型SiC層43を貫通しない深さで形成される。p型ポリシリコン部52を形成するためのp型ドーパントとして、例えばAlまたはBを用いることができる。
【選択図】図2
特許請求の範囲【請求項１】
炭化珪素からなる半導体基板と、
前記半導体基板の内部に設けられたｎ型領域と、
前記半導体基板の第１主面と前記ｎ型領域との間において前記半導体基板の内部に、前記ｎ型領域に接して設けられたｐ型領域と、
前記ｐ型領域に電気的に接続された第１電極と、
前記ｎ型領域に電気的に接続された第２電極と、
を備え、
前記ｐ型領域の少なくとも一部をｐ型ポリシリコン部としたことを特徴とする半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記ｐ型領域の、前記ｐ型ポリシリコン部を除く残りの部分はｐ型炭化珪素部であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ｐ型領域の全体を前記ｐ型ポリシリコン部としたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板の第１主面と前記ｐ型領域との間において前記半導体基板の内部に選択的に設けられたｎ型部分領域を備え、
前記ｎ型部分領域の全体がｎ型炭化珪素部であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体基板の第１主面と前記ｐ型領域との間において前記半導体基板の内部に選択的に設けられたｎ型部分領域を備え、
前記ｎ型部分領域の一部をｎ型ポリシリコン部とし、
前記ｎ型部分領域の、前記ｎ型ポリシリコン部を除く残りの部分はｎ型炭化珪素部であり、
前記ｎ型ポリシリコン部は、前記ｐ型ポリシリコン部の内部に選択的に設けられ、
前記ｎ型炭化珪素部は、前記ｐ型炭化珪素部の内部に選択的に設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記半導体基板の第１主面と前記ｐ型領域との間において前記半導体基板の内部に選択的に設けられたｎ型部分領域を備え、
前記ｎ型部分領域の全体をｎ型ポリシリコン部としたことを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記半導体基板の活性領域と、
前記活性領域に設けられた、前記ｐ型領域と前記ｎ型領域とのｐｎ接合を含む所定の素子構造と、
前記半導体基板の第１主面に設けられ、前記素子構造と電気的に接続された前記第１電極と、
前記半導体基板の第２主面に設けられた前記第２電極と、
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記活性領域の周囲を囲む、所定の耐圧構造が配置された終端領域を備え、
前記半導体基板の内部に複数の前記ｐ型領域が設けられ、
複数の前記ｐ型領域のうちの第１ｐ型領域は、前記活性領域に設けられて前記素子構造を構成し、
複数の前記ｐ型領域のうちの第２ｐ型領域は、前記終端領域に設けられて前記耐圧構造を構成することを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記活性領域と前記終端領域との間の境界領域と、
前記境界領域において前記半導体基板の第１主面の上に絶縁層を介して設けられた配線層と、
を備え、
複数の前記ｐ型領域のうちの第３ｐ型領域は、前記第１電極に電気的に接続され、前記境界領域に設けられて深さ方向に前記絶縁層を介して前記配線層に対向することを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記ｐ型ポリシリコン部にｐ型ドーパントとしてアルミニウムまたはボロンが導入されていることを特徴とする請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
この開示は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、炭化珪素（ＳｉＣ）を半導体材料としたＳｉＣ－ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）において、エピタキシャル成長法やイオン注入法によるｐ型ＳｉＣ領域の形成にアルミニウム（Ａｌ）をｐ型ドーパントとして用いることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１２００７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＳｉＣのバンドギャップが比較的大きいため、－４０℃程度や－５５℃程度の低温度になると、Ａｌをｐ型ドーパントとして形成されたｐ型ＳｉＣ領域のシート抵抗が高くなる。このため、ｐ型ＳｉＣ領域内に空乏層が広がりやすく、ｐ型ＳｉＣ領域中の多数キャリアが枯渇して素子表面近傍に空乏層が到達しやすく、素子構造に局所的に高電界がかかって破壊する虞がある。
【０００５】
この開示は、より簡便に、スイッチング耐量を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この開示の一態様にかかる半導体装置は、以下の通りである。炭化珪素からなる半導体基板の内部に、ｎ型領域が設けられている。前記半導体基板の第１主面と前記ｎ型領域との間において前記半導体基板の内部に、前記ｎ型領域に接してｐ型領域が設けられている。第１電極は、前記ｐ型領域に電気的に接続されている。第２電極は、前記ｎ型領域に電気的に接続されている。前記ｐ型領域の少なくとも一部をｐ型ポリシリコン部としている。
【０００７】
上述した開示によれば、低温度であってもｐ型ポリシリコン部のキャリア濃度は低下しないため、ｐ型領域内を空乏層が広がりにくく、ｐ型領域中の多数キャリアが枯渇しない。したがって、半導体基板の第１主面近傍に空乏層が到達しにくく、局所的な電界集中を抑制することができる。
【発明の効果】
【０００８】
本開示にかかる半導体装置によれば、スイッチング耐量を向上させることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
実施の形態１にかかる半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
図１の切断線Ａ－Ａ’における断面構造を示す断面図である。
図１の切断線Ａ－Ａ’における断面構造の別例を示す断面図である。
実施の形態２にかかる半導体装置の構造を示す断面図である。
実施の形態３にかかる半導体装置の構造を示す断面図である。
実施の形態４にかかる半導体装置の構造を示す断面図である。
参考例の半導体装置のｐ型ＳｉＣ領域のシート抵抗と接合温度との関係を示す特性図である。
参考例の半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００１０】
＜本開示の実施形態の概要＞
（１）この開示の一態様にかかる半導体装置は、以下の通りである。炭化珪素からなる半導体基板の内部に、ｎ型領域が設けられている。前記半導体基板の第１主面と前記ｎ型領域との間において前記半導体基板の内部に、前記ｎ型領域に接してｐ型領域が設けられている。第１電極は、前記ｐ型領域に電気的に接続されている。第２電極は、前記ｎ型領域に電気的に接続されている。前記ｐ型領域の少なくとも一部をｐ型ポリシリコン部としている。
（【００１１】以降は省略されています）

関連特許