特許ウォッチ

公開番号2025053425
公報種別公開特許公報(A)
公開日2025-04-07
出願番号2023162433
出願日2023-09-26
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 12/00 20250101AFI20250331BHJP()
要約【課題】過渡オン期間におけるエネルギー損失を低減可能な技術を提供することを目的とする。
【解決手段】半導体装置は、第1トランジスタと、第2トランジスタと、制御部とを備える。制御部は、第1トランジスタが過渡オフ状態に入る前に、第2ゲートに第1オフ電圧よりも低い第2オフ電圧を印加し、第1トランジスタが過渡オン状態に入る前に、第2トランジスタをオンし、第1トランジスタがオンした後に、第2ゲートに第1オフ電圧を印加して第2トランジスタをオフする。
【選択図】図9
特許請求の範囲【請求項１】
第１ゲートと、前記第１ゲートに沿って設けられた第１エミッタ領域とを含む第１トランジスタと、
第２ゲートと、前記第２ゲートに沿って設けられた第２エミッタ領域とを含み、前記第１トランジスタと隣接する第２トランジスタと、
前記第１トランジスタ及び前記第２トランジスタのオン及びオフを制御する制御部と
を備え、
平面視において、前記第２エミッタ領域のうち前記第２ゲートに対向する部分の長さが、前記第１エミッタ領域のうち前記第１ゲートに対向する部分の長さよりも大きく、
前記制御部は、
前記第１トランジスタが過渡オフ状態に入る前に、前記第２ゲートに第１オフ電圧よりも低い第２オフ電圧を印加し、
前記第１トランジスタが過渡オン状態に入る前に、前記第２トランジスタをオンし、
前記第１トランジスタがオンした後に、前記第２ゲートに前記第１オフ電圧を印加して前記第２トランジスタをオフする、半導体装置。
続きを表示（約 960 文字）【請求項２】
請求項１に記載の半導体装置であって、
平面視において、前記第１エミッタ領域は前記第１ゲートに沿って断続的に設けられ、前記第２エミッタ領域は前記第２ゲートに沿って連続的に設けられている、半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
平面視において、前記第１エミッタ領域は前記第１ゲートに沿って断続的に設けられ、前記第２エミッタ領域は前記第２ゲートに沿って断続的に設けられている、半導体装置。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
平面視において、前記第１エミッタ領域及び前記第２エミッタ領域は互いに接続されている、半導体装置。
【請求項５】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記第２エミッタ領域の不純物濃度のピークは、前記第１エミッタ領域の不純物濃度のピークよりも大きい、半導体装置。
【請求項６】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記第２トランジスタがオンしてから前記第１トランジスタがオンするまでの時間をΔｔ１とし、前記第２トランジスタのミラー区間をｔｍとした場合に、０＜Δｔ１＜ｔｍが成り立つ、半導体装置。
【請求項７】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記第１トランジスタが前記過渡オン状態である間において、前記第２ゲートの電圧がミラー電圧を下回る前に、前記第１ゲートの電圧がミラー電圧を上回る、半導体装置。
【請求項８】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記制御部は、
前記第１トランジスタが前記過渡オン状態の直後に前記過渡オフ状態に入る場合に、前記第２ゲートの電圧をオン電圧から前記第１オフ電圧に維持することなく、前記第２オフ電圧にする制御を行う、半導体装置。
【請求項９】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記第２オフ電圧は０Ｖ以上である、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
スイッチング機能を持つパワートランジスタでは、定常オン状態の電圧、及び、オフへの過渡時のエネルギー損失がなるべく小さいことが理想である。基本的に定常オン状態の電圧と、オフへの過渡時のエネルギー損失とはトレードオフの関係にあるため、これらを低減するために様々な技術がこれまでに提案されている。
【０００３】
例えば特許文献１では、ダブルゲート構造において、２つのゲートの制御タイミングをコントロールすることで、定常オン状態の電圧、及び、オフへの過渡時のエネルギー損失を低減する技術が提案されている。
【０００４】
また、素子が電源に短絡してしまった場合に、素子が破壊されないようにダブルゲート構造を用いて飽和電流を一定時間制限する技術も考案されている。
【先行技術文献】
【特許文献】
【０００５】
特開２００４－３１９６２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術では、過渡オン期間におけるゲートの制御、及び、過渡オン期間におけるエネルギー損失の低減に改善の余地があった。
【０００７】
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、過渡オン期間におけるエネルギー損失を低減可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本開示に係る半導体装置は、第１ゲートと、前記第１ゲートに沿って設けられた第１エミッタ領域とを含む第１トランジスタと、第２ゲートと、前記第２ゲートに沿って設けられた第２エミッタ領域とを含み、前記第１トランジスタと隣接する第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのオン及びオフを制御する制御部とを備え、平面視において、前記第２エミッタ領域のうち前記第２ゲートに対向する部分の長さが、前記第１エミッタ領域のうち前記第１ゲートに対向する部分の長さよりも大きく、前記制御部は、前記第１トランジスタが過渡オフ状態に入る前に、前記第２ゲートに第１オフ電圧よりも低い第２オフ電圧を印加し、前記第１トランジスタが過渡オン状態に入る前に、前記第２トランジスタをオンし、前記第１トランジスタがオンした後に、前記第２ゲートに前記第１オフ電圧を印加して前記第２トランジスタをオフする。
【発明の効果】
【０００９】
本開示によれば、制御部は、第１トランジスタが過渡オフ状態に入る前に、第２ゲートに第１オフ電圧よりも低い第２オフ電圧を印加し、第１トランジスタが過渡オン状態に入る前に、第２トランジスタをオンし、第１トランジスタがオンした後に、第２ゲートに第１オフ電圧を印加して第２トランジスタをオフする。このような構成によれば、過渡オン期間におけるエネルギー損失を低減することができる。
【図面の簡単な説明】
【００１０】
実施の形態１に係る半導体装置の構成を示す図である。
実施の形態１に係る半導体モジュールの一部の構成を示す図である。
実施の形態１に係るチップの構成を示す平面図である。
実施の形態１に係る半導体装置の構成を示す拡大平面図である。
実施の形態１に係る半導体装置の構成を示す断面図である。
実施の形態１に係る半導体装置の構成を示す拡大平面図である。
実施の形態１に係る半導体装置の構成を示す断面図である。
実施の形態１に係る半導体装置の構成を示す断面図である。
実施の形態１に係る制御部の制御を示すタイミングチャートである。
実施の形態１に係る制御部の制御を示すタイミングチャートである。
実施の形態２に係る半導体装置の構成を示す拡大平面図である。
実施の形態３に係る半導体装置の構成を示す拡大平面図である。
実施の形態４に係る半導体装置の構成を示す拡大平面図である。
実施の形態４に係る第１エミッタ領域及び第２エミッタ領域の不純物プロファイルを示す図である。
実施の形態５に係る制御部の制御を示すタイミングチャートである。
Δｔ１／ｔｍと、エネルギー損失Ｅｏｎとの関係を示す図である。
実施の形態６に係る制御部の制御を示すタイミングチャートである。
実施の形態７に係る制御部の制御を示すタイミングチャートである。
実施の形態７に係る制御部の制御を示すタイミングチャートである。
実施の形態８に係る制御部の制御を示すタイミングチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許