特許ウォッチ

公開番号2025063781
公報種別公開特許公報(A)
公開日2025-04-16
出願番号2023173265
出願日2023-10-04
発明の名称炭化珪素半導体装置
出願人富士電機株式会社
代理人弁理士法人酒井総合特許事務所
主分類H10D 30/66 20250101AFI20250409BHJP()
要約【課題】FinFET構造の単位セルを配置したトレンチゲート構造の炭化珪素半導体装置であって、オン抵抗を低減させることができる炭化珪素半導体装置を提供すること。
【解決手段】ゲートトレンチ6は、第1方向Xに直線状に延在する第1,2トレンチ31,32を第1方向Xに交互に繰り返し配置してなる。ゲートトレンチ6の側壁の結晶面は、すべてm面である。複数のゲートトレンチ6が第1方向Xと直交する第2方向Yに互いに隣り合って配置される。第1トレンチ31の第2方向Yの幅w1は、第2トレンチ32の第2方向Yの幅w2よりも広い。互いに隣り合うゲートトレンチ6間に、第2方向Yに互いに隣り合う第1トレンチ31間に挟まれて、Fin幅w11を相対的に狭くした第1部分41と、第2方向Yに互いに隣り合う第2トレンチ32間に挟まれて、Fin幅w12を相対的に広くした第2部分42と、が第1方向Xに交互に繰り返し配置される。
【選択図】図1
特許請求の範囲【請求項１】
炭化珪素からなる半導体基体の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基体の第１主面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基体の第１主面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記半導体基体の第１主面と前記第２半導体領域との間に選択的に設けられた、前記第２半導体領域よりも不純物濃度の高い第２導電型の第４半導体領域と、
前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達するゲートトレンチと、
前記ゲートトレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第４半導体領域、前記第３半導体領域および前記第２半導体領域に電気的に接続された第１電極と、
前記半導体基体の第２主面に設けられた第２電極と、
を備え、
前記ゲートトレンチは、前記半導体基体の第１主面に平行な第１方向に直線状に延在する第１トレンチと、前記第１方向に直線状に延在する第２トレンチと、を前記第１方向に交互に繰り返し配置してなり、
複数の前記ゲートトレンチが前記半導体基体の第１主面に平行でかつ前記第１方向と直交する第２方向に互いに隣り合ってストライプ状に配置され、
互いに隣り合う前記ゲートトレンチ間の前記第２半導体領域の全域に前記第２方向の両側面から前記ゲートトレンチで挟み込む１つのチャネルが形成されるダブルゲート構造であり、
前記第１トレンチの前記第２方向の幅は、前記第２トレンチの前記第２方向の幅よりも広く、
互いに隣り合う前記ゲートトレンチ間に、
前記第２方向に互いに隣り合う前記第１トレンチ間に挟まれて、互いに隣り合う前記ゲートトレンチ間の幅を相対的に狭くした第１部分と、
前記第２方向に互いに隣り合う前記第２トレンチ間に挟まれて、互いに隣り合う前記ゲートトレンチ間の幅を相対的に広くした第２部分と、が前記第１方向に交互に繰り返し配置されていることを特徴とする炭化珪素半導体装置。
続きを表示（約 980 文字）【請求項２】
前記第１トレンチの側壁の結晶面はｍ面であり、
前記第２トレンチの側壁の結晶面はｍ面であり、
前記ゲートトレンチの前記第１トレンチで構成された側壁と前記第２トレンチで構成された側壁とを連結する側壁の結晶面はｍ面またはａ面であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１部分の前記第２方向の幅は、前記第１トレンチの前記第２方向の幅よりも狭く、
前記第２部分の前記第２方向の幅は、前記第２トレンチの前記第２方向の幅よりも広いことを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項４】
前記第１部分の前記第２方向の幅は、２００ｎｍ以下であり、
前記第２部分の前記第２方向の幅は、２００ｎｍを超えることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項５】
前記第２半導体領域は、互いに隣り合う前記ゲートトレンチ間に、前記第１方向の全域にわたって設けられ、
前記第３半導体領域は、互いに隣り合う前記ゲートトレンチ間に、前記第１方向の全域にわたって設けられ、
前記第４半導体領域は、前記第２部分のみに設けられ、互いに隣り合う前記ゲートトレンチ間を前記第１方向に点在することを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項６】
前記半導体基体の第１主面に設けられ、前記ゲート電極を覆う層間絶縁膜と、
深さ方向に前記層間絶縁膜を貫通して前記第４半導体領域および前記第３半導体領域を露出するコンタクトホールと、
を備え、
前記コンタクトホールは、前記半導体基体の第１主面側に向かうにしたがって幅を狭くしたテーパー状の断面形状を有し、
前記第１電極は、前記コンタクトホールを介して前記第４半導体領域および前記第３半導体領域に接することを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項７】
前記第２半導体領域と前記第１半導体領域との間において、前記ゲートトレンチの底面よりも前記第２電極側に深い位置に設けられた、前記第１半導体領域よりも不純物濃度の高い第１導電型の第５半導体領域を備えることを特徴とする請求項１に記載の炭化珪素半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この開示は、炭化珪素半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
下記非特許文献１および下記特許文献２，３には、炭化珪素（ＳｉＣ）を半導体材料として用いたトレンチゲート構造の縦型ＳｉＣ－ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）において、ＦｉｎＦＥＴ（フィンＦＥＴ）構造の単位セル（素子の機能単位）を配置することで微細化および低オン抵抗化されることが記載されている。下記特許文献１，４には、半導体材料固有の結晶面の特性を利用して諸特性を向上させたトレンチゲート構造について記載されている。
【先行技術文献】
【特許文献】
【０００３】
特許第５８７９７３２号公報
特許第６６３１６３２号公報
特開２００９－２１２３６９号公報
国際公開第２０２０／０３１９７１号
【非特許文献】
【０００４】
F.Udrea et al., "Experimental demonstration, challenges, and prospects of the vertical SiC FinFET", 2022 IEEE 34th ISPSD, May 2022
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記非特許文献１および上記特許文献２，３では、Ｆｉｎ幅（互いに隣り合うゲートトレンチ間の幅）が狭くなるほど、ソースコンタクト面積が小さくなり、ソースコンタクト抵抗が増加する。例えば、上記非特許文献１には、Ｆｉｎ幅が２００ｎｍ以下の場合に、Ｆｉｎ幅が２００ｎｍを超える場合と比べてソースコンタクト抵抗の増加率が大きくなることが開示されている。
【０００６】
この開示は、ＦｉｎＦＥＴ構造の単位セルを配置したトレンチゲート構造の炭化珪素半導体装置であって、オン抵抗を低減させることができる炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この開示の一態様にかかる炭化珪素半導体装置は、以下の通りである。炭化珪素からなる半導体基体の内部に、第１導電型の第１半導体領域が設けられている。前記半導体基体の第１主面と前記第１半導体領域との間に、第２導電型の第２半導体領域が設けられている。前記半導体基体の第１主面と前記第２半導体領域との間に、第１導電型の第３半導体領域が選択的に設けられている。前記半導体基体の第１主面と前記第２半導体領域との間に、第２導電型の第４半導体領域が選択的に設けられている。前記第４半導体領域は、前記第２半導体領域よりも不純物濃度が高い。ゲートトレンチは、前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達する。
【０００８】
前記ゲートトレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。第１電極は、前記第４半導体領域、前記第３半導体領域および前記第２半導体領域に電気的に接続されている。第２電極は、前記半導体基体の第２主面に設けられている。前記ゲートトレンチは、前記半導体基体の第１主面に平行な第１方向に直線状に延在する第１トレンチと、前記第１方向に直線状に延在する第２トレンチと、を前記第１方向に交互に繰り返し配置してなる。複数の前記ゲートトレンチは、前記半導体基体の第１主面に平行でかつ前記第１方向と直交する第２方向に互いに隣り合ってストライプ状に配置されている。
【０００９】
互いに隣り合う前記ゲートトレンチ間の前記第２半導体領域の全域に前記第２方向の両側面から前記ゲートトレンチで挟み込む１つのチャネルが形成されるダブルゲート構造である。前記第１トレンチの前記第２方向の幅は、前記第２トレンチの前記第２方向の幅よりも広い。互いに隣り合う前記ゲートトレンチ間に、前記第２方向に互いに隣り合う前記第１トレンチ間に挟まれて、互いに隣り合う前記ゲートトレンチ間の幅を相対的に狭くした第１部分と、前記第２方向に互いに隣り合う前記第２トレンチ間に挟まれて、互いに隣り合う前記ゲートトレンチ間の幅を相対的に広くした第２部分と、が前記第１方向に交互に繰り返し配置されている。
【発明の効果】
【００１０】
本開示にかかる炭化珪素半導体装置によれば、ＦｉｎＦＥＴ構造の単位セルを配置したトレンチゲート構造の炭化珪素半導体装置であって、オン抵抗を低減させることができるという効果を奏する。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許