特許ウォッチ

公開番号2025062747
公報種別公開特許公報(A)
公開日2025-04-15
出願番号2023171969
出願日2023-10-03
発明の名称メッシュ復号装置、メッシュ復号方法及びプログラム
出願人KDDI株式会社
代理人フェリシテ弁理士法人
主分類H04N 19/597 20140101AFI20250408BHJP(電気通信技術)
要約【課題】符号化効率を向上させること。
【解決手段】本発明に係るメッシュ復号装置200の変位量復号部205は、変位量ビットストリームに対して算術復号を行うことによって第1係数レベル値を生成する算術復号部205Aと、第1係数レベル値に対して逆量子化を行うことによって予測残差を生成する第1逆量子化部205Bと、予測係数レベル値と予測残差とを加算することによって第2係数レベル値を生成する加算器205Cと、第2係数レベル値に対して逆量子化を行うことによって変換係数を生成する第2逆量子化部205Hとを備え、変位量ビットストリームは、非零係数レベル値の終端位置を、実際の非零係数レベル値の終端位置に1を加算して表現する。
【選択図】図3
特許請求の範囲【請求項１】
メッシュ復号装置であって、
変位量ビットストリームを復号して変位量を生成して出力するように構成されている変位量復号部を備え、
前記変位量復号部は、
前記変位量ビットストリームに対して算術復号を行うことによって第１係数レベル値を生成するように構成されている算術復号部と、
前記第１係数レベル値に対して逆量子化を行うことによって予測残差を生成するように構成されている第１逆量子化部と、
予測係数レベル値と前記予測残差とを加算することによって第２係数レベル値を生成するように構成されている加算器と、
前記加算器から出力された前記第２係数レベル値を取得して蓄積するように構成されているフレームバッファと、
前記フレームバッファから読み出された参照フレームの前記第２係数レベル値を用いてインター予測を行うことによって前記予測係数レベル値を生成するように構成されているインター予測部と、
前記第２係数レベル値に対して逆量子化を行うことによって変換係数を生成するように構成されている第２逆量子化部と、
前記変換係数に対して逆変換を行うことによって復号変位量を生成するように構成されている逆変換部と、を備え、
前記変位量ビットストリームは、非零係数レベル値の終端位置を、実際の非零係数レベル値の終端位置に１を加算して表現することを特徴とするメッシュ復号装置。
続きを表示（約 1,200 文字）【請求項２】
前記変位量ビットストリームは、前記非零係数レベル値が存在しない場合、前記非零係数レベル値の終端位置が０であるとして表現することを特徴とする請求項１に記載のメッシュ復号装置。
【請求項３】
メッシュ復号方法であって、
変位量ビットストリームを復号して変位量を生成して出力する工程を有し、
前記工程は、
前記変位量ビットストリームに対して算術復号を行うことによって第１係数レベル値を生成する工程Ａと、
前記第１係数レベル値に対して逆量子化を行うことによって予測残差を生成する工程Ｂと、
予測変換係数と予測残差とを加算することによって第２係数レベル値を生成する工程Ｃと、
前記工程Ｃによって生成された前記第２係数レベル値を取得してフレームバッファに蓄積する工程Ｄと、
前記フレームバッファから読み出された参照フレームの前記第２係数レベル値を用いてインター予測を行うことによって前記予測係数レベル値を生成する工程Ｅと、
前記第２係数レベル値に対して逆量子化を行うことによって変換係数を生成する工程Ｆと、
前記変換係数に対して逆変換を行うことによって復号変位量を生成する工程Ｇと、を有し、
前記変位量ビットストリームは、非零係数レベル値の終端位置を、実際の非零係数レベル値の終端位置に１を加算して表現することを特徴とするメッシュ復号方法。
【請求項４】
コンピュータを、メッシュ復号装置として機能させるプログラムであって、
前記メッシュ復号装置は、変位量ビットストリームを復号して変位量を生成して出力するように構成されている変位量復号部を備え、
前記変位量復号部は、
前記変位量ビットストリームに対して算術復号を行うことによって第１係数レベル値を生成するように構成されているバイパス有り算術復号部と、
前記係第１数レベル値に対して逆量子化を行うことによって予測残差を生成するように構成されている逆量子化部と、
予測係数レベル値と前記予測残差とを加算することによって第２係数レベル値を生成するように構成されている加算器と、
前記加算器から出力された前記第２係数レベル値を取得して蓄積するように構成されているフレームバッファと、
前記フレームバッファから読み出された参照フレームの前記第２係数レベル値を用いてインター予測を行うことによって前記予測係数レベル値を生成するように構成されているインター予測部と、
前記第２係数レベル値に対して逆量子化を行うことによって変換係数を生成するように構成されている第２逆量子化部と、
前記変換係数に対して逆変換を行うことによって復号変位量を生成するように構成されている逆変換部と、を備え、
前記変位量ビットストリームは、非零係数レベル値の終端位置を、実際の非零係数レベル値の終端位置に１を加算して表現することを特徴とするプログラム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、メッシュ復号装置、メッシュ復号方法及びプログラムに関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
非特許文献１には、メッシュを大まかな基本メッシュと詳細な変位量とに分けて復号し、変位量について２次元映像に変換した後で映像コーデックによって復号する技術について開示されている。
【先行技術文献】
【非特許文献】
【０００３】
Khaled Mammou, Jungsun Kim, Alexis Tourapis, Dimitri Podborski, Krasimir Kolarov, “[V-CG] Apple’s Dynamic Mesh Coding CfP Response,” ISO/IEC JTC 1/SC 29/WG 7 m5928, April 2022.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、非特許文献１に開示されている技術では、生成された２次元映像が映像コーデックによる符号化には適しておらず、符号化効率が低下するという問題点があった。
【０００５】
そこで、本発明は、上述の課題に鑑みてなされたものであり、符号化効率を向上させることができるメッシュ復号装置、メッシュ復号方法及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の特徴は、メッシュ復号装置であって、変位量ビットストリームを復号して変位量を生成して出力するように構成されている変位量復号部を備え、前記変位量復号部は、前記変位量ビットストリームに対して算術復号を行うことによって第１係数レベル値を生成するように構成されている算術復号部と、前記第１係数レベル値に対して逆量子化を行うことによって予測残差を生成するように構成されている第１逆量子化部と、予測係数レベル値と前記予測残差とを加算することによって第２係数レベル値を生成するように構成されている加算器と、前記加算器から出力された前記第２係数レベル値を取得して蓄積するように構成されているフレームバッファと、前記フレームバッファから読み出された参照フレームの前記第２係数レベル値を用いてインター予測を行うことによって前記予測係数レベル値を生成するように構成されているインター予測部と、前記第２係数レベル値に対して逆量子化を行うことによって変換係数を生成するように構成されている第２逆量子化部と、前記変換係数に対して逆変換を行うことによって復号変位量を生成するように構成されている逆変換部と、を備え、前記変位量ビットストリームは、非零係数レベル値の終端位置を、実際の非零係数レベル値の終端位置に１を加算して表現することを要旨とする。
【０００７】
本発明の第２の特徴は、メッシュ復号方法であって、変位量ビットストリームを復号して変位量を生成して出力する工程を有し、前記工程は、前記変位量ビットストリームに対して算術復号を行うことによって第１係数レベル値を生成する工程Ａと、前記第１係数レベル値に対して逆量子化を行うことによって予測残差を生成する工程Ｂと、予測変換係数と予測残差とを加算することによって第２係数レベル値を生成する工程Ｃと、前記工程Ｃによって生成された前記第２係数レベル値を取得してフレームバッファに蓄積する工程Ｄと、前記フレームバッファから読み出された参照フレームの前記第２係数レベル値を用いてインター予測を行うことによって前記予測係数レベル値を生成する工程Ｅと、前記第２係数レベル値に対して逆量子化を行うことによって変換係数を生成する工程Ｆと、前記変換係数に対して逆変換を行うことによって復号変位量を生成する工程Ｇと、を有し、前記変位量ビットストリームは、非零係数レベル値の終端位置を、実際の非零係数レベル値の終端位置に１を加算して表現することを要旨とする。
【０００８】
本発明の第３の特徴は、コンピュータを、メッシュ復号装置として機能させるプログラムであって、前記メッシュ復号装置は、変位量ビットストリームを復号して変位量を生成して出力するように構成されている変位量復号部を備え、前記変位量復号部は、前記変位量ビットストリームに対して算術復号を行うことによって第１係数レベル値を生成するように構成されているバイパス有り算術復号部と、前記係第１数レベル値に対して逆量子化を行うことによって予測残差を生成するように構成されている逆量子化部と、予測係数レベル値と前記予測残差とを加算することによって第２係数レベル値を生成するように構成されている加算器と、前記加算器から出力された前記第２係数レベル値を取得して蓄積するように構成されているフレームバッファと、前記フレームバッファから読み出された参照フレームの前記第２係数レベル値を用いてインター予測を行うことによって前記予測係数レベル値を生成するように構成されているインター予測部と、前記第２係数レベル値に対して逆量子化を行うことによって変換係数を生成するように構成されている第２逆量子化部と、前記変換係数に対して逆変換を行うことによって復号変位量を生成するように構成されている逆変換部と、を備え、前記変位量ビットストリームは、非零係数レベル値の終端位置を、実際の非零係数レベル値の終端位置に１を加算して表現することを要旨とする。
【発明の効果】
【０００９】
本発明によれば、符号化効率を向上させることができるメッシュ復号装置、メッシュ復号方法及びプログラムを提供することができる。
【図面の簡単な説明】
【００１０】
図１は、一実施形態に係るメッシュ処理システム１の構成の一例を示す図である。
図２は、一実施形態に係るメッシュ復号装置２００の機能ブロックの一例を示す図である。
図３は、一実施形態に係るメッシュ復号装置２００の変位量復号部２０５の機能ブロックの一例を示す図である。
図４は、変位量ビットストリームの構成の一例について示す図である。
図５は、ＤＰＳのシンタックス構成の一例について示す図である。
図６は、ＤＦＨのシンタックス構成の一例について示す図である。
図７は、ＤＤＵのシンタックス構成の一例について示す図である。
図８は、ｌａｓｔ_ｓｉｇ_ｃｏｅｆｆの一例について示す図である。
図９は、最大値が３２であるの場合のプリフィックス符号列及びサフィックス符号列の一例を示す図である。
図１０は、一実施形態に係るメッシュ復号装置２００の変位量復号部２０５の動作の一例について示すフローチャートである。
図１１は、一実施形態に係るメッシュ復号装置２００の変位量復号部２０５の算術復号部２０５Ａの動作の一例について示すフローチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許