特許ウォッチ

公開番号2025072737
公報種別公開特許公報(A)
公開日2025-05-12
出願番号2023183012
出願日2023-10-25
発明の名称発振回路
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類H03K 3/012 20060101AFI20250501BHJP(基本電子回路)
要約【課題】電源電圧投入直後の発振周波数の大きな変動による待ち時間を短縮して早急に発振周波数が安定した発振信号を出力する発振回路を提供する。
【解決手段】発信回路10は、制御電圧に応じた周波数を有するパルス波形の発振信号を生成する電圧制御発振器15、電源電圧が投入されると発振信号の周波数に応じた出力電圧を生成する電源回路11、電源回路の出力電圧を受け入れて制御電圧を生成するLPF14、電源電圧の投入直後にLPFの電源回路からの入力電圧が制御電圧より低下した後に上昇している期間中にイネーブル信号を生成するイネーブル生成回路12、イネーブル信号に応答して発振信号のパルスを計数し、その計数値が所定値に達するまでマスク信号を生成するカウンタ16及びカウンタがマスク信号を生成している間は発振信号の出力を遮断し、カウンタがマスク信号の生成を停止すると発振信号を出力する遮断回路であるOR回路17を備える。
【選択図】図1
特許請求の範囲【請求項１】
制御電圧に応じた周波数を有するパルス波形の発振信号を生成する電圧制御発振器と、
電源電圧が投入されると前記発振信号の周波数に応じた出力電圧を生成する電源回路と、
前記電源回路の出力電圧を受け入れて前記制御電圧を生成するローパスフィルタと、
前記電源電圧の投入直後に前記ローパスフィルタの前記電源回路からの入力電圧が前記制御電圧より低下した後に上昇している期間中にイネーブル信号を生成するイネーブル生成回路と、
前記イネーブル信号に応答して前記発振信号のパルスを計数し、その計数値が所定値に達するまでマスク信号を生成するカウンタと、
前記カウンタがマスク信号を生成している間において前記発振信号の出力を遮断し、前記カウンタがマスク信号の生成を停止すると前記発振信号を出力する遮断回路と、を備えることを特徴とする発振回路。
続きを表示（約 1,300 文字）【請求項２】
前記イネーブル生成回路は、前記電源電圧の投入直後の前記電源回路の出力電圧の生成のための前記電源回路の内部電圧の電圧上昇に応じて前記イネーブル信号を生成することを特徴とする請求項１記載の発振回路。
【請求項３】
前記イネーブル生成回路は、前記電源回路からの入力電圧と前記制御電圧とを比較して前記電源回路からの入力電圧が上昇して前記制御電圧に達する直前に前記イネーブル信号を生成する比較回路からなることを特徴とする請求項１記載の発振回路。
【請求項４】
前記イネーブル生成回路は、前記ローパスフィルタの入力電圧が前記制御電圧に達する前の前記上昇している期間中に前記イネーブル信号を生成することを特徴とする請求項１記載の発振回路。
【請求項５】
前記遮断回路は論理和回路からなることを特徴とする請求項１記載の発振回路。
【請求項６】
前記電源回路から前記ローパスフィルタへの接続ラインとグランドとの間に接続された第１のキャパシタを有することを特徴とする請求項１記載の発振回路。
【請求項７】
前記電源回路は、ｐチャネルの第１、第２及び第３のトランジスタと、ｎチャネルの第４、第５及び第６のトランジスタと、可変抵抗器と、前記発振信号の周波数に応じて抵抗値が変化するＳＣ抵抗とを有し、
前記第１、第２及び第３のトランジスタ各々のソースに前記電源電圧が印加され、前記第１、第２及び第３のトランジスタのドレインが前記第４、第５及び第６のトランジスタのドレインに各々接続され、前記第２のトランジスタ及び前記第５のトランジスタのドレインの接続ラインが前記第１、第２及び第３のトランジスタ各々のゲートと接続され、前記第１のトランジスタ及び前記第４のトランジスタのドレインの接続ラインが前記第４、第５及び第６のトランジスタ各々のゲートが接続され、前記第４のトランジスタのソースがグランドに接続され、前記第５のトランジスタのソースが前記可変抵抗器を介してグランドに接続され、前記第６のトランジスタのソースが前記ＳＣ抵抗を介してグランドに接続され、前記第３のトランジスタ及び前記第６のトランジスタのドレインの接続ラインの電圧が前記電源回路の出力電圧であり、前記第１のトランジスタ及び前記第４のトランジスタのドレインの接続ラインの電圧が前記内部電圧であることを特徴とする請求項２記載の発振回路。
【請求項８】
前記イネーブル生成回路は、第２のキャパシタと、ｎチャネルの第７のトランジスタと、インバータと、前記第２のキャパシタと並列に接続されたスイッチとを有し、
前記第７のトランジスタのドレインに前記電源電圧が前記第２のキャパシタと前記スイッチとの並列回路を介して印加され、前記第７のトランジスタのソースがグランドに接続され、前記第７のトランジスタのゲートが前記第１のトランジスタ及び前記第４のトランジスタのドレインの接続ラインに接続され、前記スイッチが導通状態から非導通状態になりかつ前記第７のトランジスタがオンしたとき前記第７のトランジスタのドレイン電圧が前記インバータに供給されることにより前記インバータが前記イネーブル信号を生成することを特徴とする請求項７記載の発振回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電源投入時に発振の安定待ちを行う発振回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
近時、マイコン等のクロック発生回路として、キャパシタの充放電をトランジスタやオペアンプによって制御して発振信号を生成する弛張発振回路が用いられている。
【０００３】
例えば、特許文献１には、基準クロックの信号レベルの遷移に応答して、第１および第２の発振信号の信号レベルを増減させる発振回路と、第１および第２の発振信号の信号レベルと第１の比較電圧とをそれぞれ比較する第１および第２の動作を行う一方、これらの動作期間以外にオフされる比較回路を有し、第１および第２の動作の動作結果に基づいて基準クロックを論理遷移させる発振制御回路と、比較回路のオフ期間に、比較回路の出力を、所定の論理値に固定する固定回路とを備えた弛張発振回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１５－１１９３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の弛張発振回路等の従来の発振回路においては、電源投入時に直ちに所望の発振周波数に至らず、発振周波数が安定するまでに時間を要するため、例えば、電源投入からの時間をカウンタで計測し、カウンタのカウント値から発振周波数が安定した時間に達したと判断すると、発振信号を出力するという構成が採用されていた。
【０００６】
しかしながら、発振開始時のピークを生ずる大なる周波数変動は製造バラツキや動作条件（電源電圧、温度等）により大きく異なるため、一律のカウント値では発振安定時間待ちが非常に長くなる場合があるという問題点があった。
【０００７】
そこで、本発明の目的は、電源電圧投入直後の発振周波数の大きな変動のための発振安定化待ち時間を短縮して早急に発振周波数が安定した発振信号を出力することができる発振回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の発振回路は、制御電圧に応じた周波数を有するパルス波形の発振信号を生成する電圧制御発振器と、電源電圧が投入されると前記発振信号の周波数に応じた出力電圧を生成する電源回路と、前記電源回路の出力電圧を受け入れて前記制御電圧を生成するローパスフィルタと、前記電源電圧の投入直後に前記ローパスフィルタの前記電源回路からの入力電圧が前記制御電圧より低下した後に上昇している期間中にイネーブル信号を生成するイネーブル生成回路と、前記イネーブル信号に応答して前記発振信号のパルスを計数し、その計数値が所定値に達するまでマスク信号を生成するカウンタと、前記カウンタがマスク信号を生成している間において前記発振信号の出力を遮断し、前記カウンタがマスク信号の生成を停止すると前記発振信号を出力する遮断回路と、を備えることを特徴としている。
【発明の効果】
【０００９】
本発明の発振回路によれば、電源電圧の投入直後にローパスフィルタの電源回路からの入力電圧が制御電圧より低下した後に、上昇している期間中にイネーブル信号を生成し、イネーブル信号に応答して発振信号のパルスの計数をカウンタで開始するので、電源電圧投入直後の発振周波数の大きな変動のための発振安定化待ち時間が短縮され、これにより電源電圧投入してから短時間で発振周波数が安定した発振信号を出力することができる。
【図面の簡単な説明】
【００１０】
本発明の実施例１の発振回路を示す回路図である。
図１の発振回路の動作を示す波形図である。
本発明の実施例２の発振回路を示す回路図である。
図２の発振回路の動作を示す波形図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許