特許ウォッチ

公開番号2025060126
公報種別公開特許公報(A)
公開日2025-04-10
出願番号2023170662
出願日2023-09-29
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03K 19/0185 20060101AFI20250403BHJP(基本電子回路)
要約【課題】異電源間インターフェイス用のレベルシフト回路の出力信号を特定電位に固定する際の電力損失を低減し得る半導体装置を提供する。
【解決手段】半導体装置は、入力信号端子及び反転入力信号端子を介して、第1電源電圧で動作する回路から出力された特定電位の第1信号を入力し、第1信号を電位が第1信号の電位とは異なる第2信号に変換し、出力信号端子を介して、電位が第1電源電圧とは異なる電位の第2電源電圧で動作する回路に第2信号を出力するレベルシフト部と、ゲートに第1電源電圧が印加され、ソースに第2電源電圧が印加され、ドレインが入力信号端子に接続される第1極性の第1トランジスタと、ゲートに第1電源電圧が印加され、ソースに第2電源電圧が印加され、ドレインが出力信号端子に接続される第1極性の第2トランジスタと、を備える。
【選択図】図2
特許請求の範囲【請求項１】
入力信号端子及び反転入力信号端子を介して、第１電源電圧で動作する回路から出力された特定電位の第１信号を入力し、前記第１信号を電位が前記第１信号の電位とは異なる第２信号に変換し、出力信号端子を介して、電位が前記第１電源電圧とは異なる電位の第２電源電圧で動作する回路に前記第２信号を出力するレベルシフト部と、
ゲートに前記第１電源電圧が印加され、ソースに前記第２電源電圧が印加され、ドレインが前記入力信号端子に接続される第１極性の第１トランジスタと、
ゲートに前記第１電源電圧が印加され、ソースに前記第２電源電圧が印加され、ドレインが前記出力信号端子に接続される前記第１極性の第２トランジスタと、
を備える半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第１トランジスタは、前記第１電源電圧の電位が特定電位より低い場合、オン状態になることで、前記第２電源電圧を前記入力信号端子に印加し、
前記第２トランジスタは、前記第１電源電圧の電位が特定電位より低い場合、オン状態になることで、前記第２電源電圧を前記出力信号端子に印加する、請求項１に記載の半導体装置。
【請求項３】
前記レベルシフト部は、前記第１極性の第３トランジスタと、前記第１極性の第４トランジスタと、第２極性の第５トランジスタと、前記第１極性の第６トランジスタと、前記第１極性の第７トランジスタと、前記第２極性の第８トランジスタと、を備え、
前記第３トランジスタは、ソースに前記第１電源電圧が印加され、ドレインが前記第４トランジスタのソースに接続され、ゲートが前記出力信号端子と前記第７トランジスタのドレインと前記第８トランジスタのドレインに接続され、
前記第４トランジスタは、ソースが前記第３トランジスタのドレインに接続され、ドレインが前記第５トランジスタのドレインと反転出力信号端子と前記第６トランジスタのゲートに接続され、ゲートが前記第１トランジスタのドレインと前記入力信号端子と前記第５トランジスタのゲートに接続され、
前記第５トランジスタは、ソースが接地され、ゲートが前記第１トランジスタのドレインと前記入力信号端子と前記第４トランジスタのゲートに接続され、ドレインが前記第４トランジスタのドレインと前記反転出力信号端子と前記第６トランジスタのゲートに接続され、
前記第６トランジスタは、ソースに前記第１電源電圧が印加され、ドレインが前記第７トランジスタのソースに接続され、ゲートが前記第４トランジスタのドレインと前記反転出力信号端子と前記第５トランジスタのドレインに接続され、
前記第７トランジスタは、ソースが前記第６トランジスタのドレインに接続され、ドレインが前記第２トランジスタのドレインと前記第３トランジスタのゲートと前記出力信号端子と前記第８トランジスタのドレインに接続され、ゲートが前記反転入力信号端子と前記第８トランジスタのゲートに接続され、
前記第８トランジスタは、ソースが接地され、ドレインが前記第２トランジスタのドレインと前記第３トランジスタのゲートと前記出力信号端子と前記第７トランジスタのドレインに接続され、ゲートが前記反転入力信号端子と前記第７トランジスタのゲートに接続される、請求項１に記載の半導体装置。
【請求項４】
前記レベルシフト部は、Ｄ級アンプに適用される前記第２信号を出力する、請求項１から３の何れか一項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
複数の電源供給が必要なＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）を正常動作させるため、異電源間インターフェイス用のレベルシフト回路の出力信号を特定電位に固定（設定）する技術が知られている。例えば特許文献１には、第１電源電圧に対応した信号振幅を第２電源電圧に対応した信号振幅に変換するレベルシフト回路と、レベルシフト回路から出力された信号の電位が不定となることを防止するためのプルアップ抵抗とを備える半導体集積回路装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－１２９９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら従来技術は、信号の電位が不定となることを防止するため、つまり、出力信号の電位を特定電位に固定するために、レベルシフト回路にプルアップ抵抗、プルダウン抵抗などを用いている。この場合、プルアップ抵抗などに電流が流れることで、大きな電力損失を生じ得る。このように従来技術は、異電源間インターフェイス用のレベルシフト回路の出力信号を特定電位に固定する上で改善の余地がある。
【０００５】
本開示は、上記の事情を踏まえ、異電源間インターフェイス用のレベルシフト回路の出力信号を特定電位に固定する際の電力損失を低減し得る半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本開示にかかる半導体装置は、入力信号端子及び反転入力信号端子を介して、第１電源電圧で動作する回路から出力された特定電位の第１信号を入力し、前記第１信号を電位が前記第１信号の電位とは異なる第２信号に変換し、出力信号端子を介して、電位が前記第１電源電圧とは異なる電位の第２電源電圧で動作する回路に前記第２信号を出力するレベルシフト部と、ゲートに前記第１電源電圧が印加され、ソースに前記第２電源電圧が印加され、ドレインが前記入力信号端子に接続される第１極性の第１トランジスタと、ゲートに前記第１電源電圧が印加され、ソースに前記第２電源電圧が印加され、ドレインが前記出力信号端子に接続される前記第１極性の第２トランジスタと、を備える。
【発明の効果】
【０００７】
本開示によれば、異電源間インターフェイス用のレベルシフト回路の出力信号を特定電位に固定する際の電力損失を低減し得る半導体装置を提供することが可能となる、という効果を奏する。
【図面の簡単な説明】
【０００８】
図１は本開示の実施形態にかかる半導体装置を備えた電源の構成例を示す図である。
図２はレベルシフト回路の構成例を示す図である。
図３は半導体装置の動作を説明するためのタイミングチャートである。
図４は比較例にかかるレベルシフト回路の構成例を示す図である。
図５は比較例にかかるレベルシフト回路を備えた電源の構成例を示す図である。
図６は比較例にかかるレベルシフト回路を備えた電源の機能を示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態を図面に基づいて説明する。なお、同一の機能や構成には、同一又は類似の符号を付して、その説明を適宜省略する。
【００１０】
（実施形態）
図１は本開示の実施形態にかかる半導体装置を備えた電源の構成例を示す図である。図１には、ＬＳＩの外部に設けられている２つの外部電源が示されている。２つの外部電源は、具体的には、第１電源電圧ＤＶＤＤを供給する回路と、第２電源電圧ＳＰＶＤＤを供給する回路と解釈してよい。
（【００１１】以降は省略されています）

関連特許