特許ウォッチ

公開番号2025073612
公報種別公開特許公報(A)
公開日2025-05-13
出願番号2023184542
出願日2023-10-27
発明の名称ホウ素ドープダイヤモンドMOSFETおよびその製造方法
出願人国立研究開発法人物質・材料研究機構
代理人
主分類H10D 30/60 20250101AFI20250502BHJP()
要約【課題】
300℃というような高温環境で、ドレイン電流I_D、相互コンダクタンスg_mおよびON/OFF比特性などのトランジスタとしての電気特性が優れる単結晶ダイヤモンドp型MOSFETを提供すること。
【解決手段】
単結晶ダイヤモンド基板の第1主表面に接してホウ素(B)がドープされたダイヤモンド単結晶からなる半導体層が形成されており半導体層上にソース電極とドレイン電極が形成されており、ソース電極とドレイン電極以外の半導体層の第1主表面は絶縁膜で覆われており、絶縁膜上の前記ソース電極とドレイン電極で挟まれ、かつ前記ソース電極とドレイン電極と電気的に接触しない領域の一部の場所にゲート電極が形成され、ゲート電極、ソース電極、およびドレイン電極の各端部、並びに露出している絶縁膜の表面を覆う酸化膜が形成されているホウ素ドープダイヤモンドMOSFETとする。
【選択図】図1
特許請求の範囲【請求項１】
単結晶ダイヤモンド基板の第１主表面に接してホウ素（Ｂ）がドープされたダイヤモンド単結晶からなる半導体層が形成されており、
前記半導体層上にソース電極とドレイン電極が形成されており、
前記ソース電極とドレイン電極以外の前記半導体層の第１主表面は絶縁膜で覆われており、
前記絶縁膜上の前記ソース電極とドレイン電極で挟まれ、かつ前記ソース電極とドレイン電極と電気的に接触しない領域の一部の場所にゲート電極が形成され、
前記ゲート電極、前記ソース電極、および前記ドレイン電極の各端部、並びに露出している前記絶縁膜の表面を覆う酸化膜が形成されている、ホウ素ドープダイヤモンドＭＯＳＦＥＴ。
続きを表示（約 1,800 文字）【請求項２】
前記酸化膜は、アルミナ（Ａｌ
２
Ｏ
３
）、二酸化ハフニウム（ＨｆＯ
２
）、二酸化ハフニウム珪素（ＨｆＳｉＯ
２
）、二酸化ケイ素（ＳｉＯ
２
）、酸化窒化ケイ素（ＳｉＯＮ）、二酸化ジルコニウム（ＺｒＯ
２
）、三酸化ランタンアルミニウム（ＬａＡｌＯ
３
）、五酸化タンタル（Ｔａ
２
Ｏ
５
）、二酸化チタン（ＴｉＯ
２
）および酸化マグネシウム（ＭｇＯ）からなる群より選ばれる１以上からなる、請求項１記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
【請求項３】
前記酸化膜は、ＡＬＤ－Ａｌ
２
Ｏ
３
膜からなる、請求項２記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
【請求項４】
前記酸化膜の厚さは、１０ｎｍ以上５０ｎｍ以下である、請求項１から３の何れか一項記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
【請求項５】
前記絶縁膜は、アルミナ（Ａｌ
２
Ｏ
３
）、二酸化ハフニウム（ＨｆＯ
２
）、二酸化ハフニウム珪素（ＨｆＳｉＯ
２
）、二酸化ケイ素（ＳｉＯ
２
）、酸化窒化ケイ素（ＳｉＯＮ）、二酸化ジルコニウム（ＺｒＯ
２
）、三酸化ランタンアルミニウム（ＬａＡｌＯ
３
）、五酸化タンタル（Ｔａ
２
Ｏ
５
）、窒化ホウ素（ＢＮ）、二フッ化カルシウム（ＣａＦ
２
）、二フッ化マグネシウム（ＭｇＦ
２
）、二酸化チタン（ＴｉＯ
２
）および酸化マグネシウム（ＭｇＯ）からなる群より選ばれる１以上からなる、請求項１から４の何れか一項記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
【請求項６】
前記絶縁膜は、ＡＬＤ－Ａｌ
２
Ｏ
３
膜からなる、請求項５記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
【請求項７】
前記絶縁膜の厚さは、１０ｎｍ以上５０ｎｍ以下である、請求項１から６の何れか一項記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
【請求項８】
前記ゲート電極の材料は、金（Ａｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、ロジウム（Ｒｄ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、マグネシウム（Ｍｇ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、水銀（Ｈｇ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、ホウ素（Ｂ）、炭素（Ｃ）、珪素（Ｓｉ）およびゲルマニウム（Ｇｅ）からなる群より選ばれる１以上を含む、請求項１から７の何れか一項記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
【請求項９】
前記半導体層と接するソース電極および前記ドレイン電極の材料は、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）／金（Ａｕ）二重層およびチタン（Ｔｉ）／白金（Ｐｔ）二重層からなる群より選ばれる１を含む、請求項８記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
【請求項１０】
少なくとも表面の一部に単結晶ダイヤモンド層が形成された基板を準備することと、
前記基板の前記単結晶ダイヤモンド層が形成された面上にホウ素（Ｂ）がドープされた半導体層を形成することと、
前記半導体層上にオーミック接触のでソース電極およびドレイン電極を形成することと、
ゲート絶縁膜を形成することと、
前記ゲート絶縁膜の上にゲート電極を前記ソース電極および前記ドレイン電極と電気的に非接触状態で形成することと、
前記ゲート電極、前記ソース電極、および前記ドレイン電極の各端部、並びに前記ゲート絶縁膜露出表面を覆う酸化膜を形成することを含む、ホウ素ドープダイヤモンドＭＯＳＦＥＴの製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明はホウ素ドープダイヤモンドＭＯＳＦＥＴおよびその製造方法に関する。
続きを表示（約 4,500 文字）【背景技術】
【０００２】
単結晶半導体ダイヤモンドは、広いバンドギャップエネルギー（５．４７ｅＶ）、低い比誘電率（５．７）、高い絶縁破壊電界強度（１０ＭＶ・ｃｍ
－１
）、高いキャリア飽和速度（電子および正孔についてそれぞれ１．５～２．７×１０
７
ｃｍ・ｓ
－１
および０．８５～１．２×１０
７
ｃｍ・ｓ
－１
）、高い熱伝導率（２２Ｗ・ｃｍ
－１
・Ｋ
－１
）および高いキャリア移動度（電子および正孔についてそれぞれ４５００ｃｍ
２
・Ｖ
－１
・ｓ
－１
および３８００ｃｍ
２
・Ｖ
－１
・ｓ
－１
）といったいくつかの際立った物理的特性を有している。ここで、上記の特性値は室温での値である。
このため、半導体として単結晶ダイヤモンドを用いた電子デバイスは、大電力動作、高速・高周波動作、高耐圧および高い熱限界を示すものとして期待されている。
【０００３】
特に、単結晶ダイヤモンドを半導体として用いたＭＯＳＦＥＴ（Ｍｅｔａｌ－ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ－ＥｆｅｃｔＴｒａｎｓｉｓｔｏｒ）半導体装置は、高性能インバーターや高出力高周波増幅器を構成する上でのコア素子として、また、耐高温、耐放射線などの耐過酷環境対応素子として大いに期待されている。
【０００４】
このような背景から、単結晶ダイヤモンド半導体を用いたＭＯＳＦＥＴの開発が、特に優れた電気特性を引き出しやすい空孔（ホール）をキャリアとするｐ型ＭＯＳＦＥＴを中心に進められている。その開示としては、例えば、非特許文献１および２がある。
単結晶ダイヤモンド半導体を用いたｐ型ＭＯＳＦＥＴとしては、水素終端されたダイヤモンド半導体層を用いたＭＯＳＦＥＴと、ホウ素（Ｂ）またはアルミニウム（Ａｌ）などの不純物が単結晶ダイヤモンド半導体層にドーピングされたＭＯＳＦＥＴの２つの流れがある。
水素終端ダイヤモンド半導体層を用いたＭＯＳＦＥＴは、常温付近でのドレイン電流Ｉ
Ｄ
、相互コンダクタンスｇ
ｍ
およびＯＮ／ＯＦＦ比特性に優れるものの、表面吸着物の熱安定性が低いため耐熱能力が十分ではなく、ダイヤモンド材料がもつ高い熱限界特性を十分引き出しきれないという問題がある。
【０００５】
一方、ホウ素などの不純物が単結晶ダイヤモンド半導体層にドーピングされたＭＯＳＦＥＴは、ホール密度が非常に低く、ドレイン電流Ｉ
Ｄ
、相互コンダクタンスｇ
ｍ
およびＯＮ／ＯＦＦ比特性などのトランジスタ特性を十分引き出せていないという問題があった。
【先行技術文献】
【非特許文献】
【０００６】
Ｋ．Ｋｕｄａｒａ，ｅｔａｌ．，ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ，Ｖｏｌ．６８，ｐ．ｐ．３９４２－３９４９（２０２１）
Ｔ．Ｔ．Ｐｈａｍｅｔａｌ．，ＩＥＥＥＥｌｅｃｔｒｏｎＬｅｔｔｅｒｓ，Ｖｏｌ．３８，Ｎｏ．１１，ｐ．ｐ．１５７１－１５７４（２０１７）
Ｔ．Ｔ．Ｐｈａｍｅｔａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．１１１，Ｎｏ．１７，ｐ．１７３５０３（２０１７）
Ｊ．Ｌｉｕｅｔａｌ．，ＩＥＥＥＴｒａｎｓ．ＥｌｅｃｔｒｏｎＤｅｖ．，Ｖｏｌ．６８，Ｎｏ．８，ｐ．ｐ．３９６３－３９６７（２０２１）
Ｊ．Ｌｉｕｅｔａｌ．，ＩＥＥＥＴｒａｎｓ．ＥｌｅｃｔｒｏｎＤｅｖ．，Ｖｏｌ．７０，Ｎｏ．５，ｐ．ｐ．２１９９－２２０３（２０２３）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとしている課題は、３００℃というような高温環境で、ドレイン電流Ｉ
Ｄ
、相互コンダクタンスｇ
ｍ
およびＯＮ／ＯＦＦ比特性などのトランジスタとしての電気特性が優れる、ｐ型の単結晶ダイヤモンドＭＯＳＦＥＴ（ダイヤモンドＭＯＳＦＥＴとも称す）およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決する本発明の構成を下記に示す。
（構成１）
単結晶ダイヤモンド基板の第１主表面に接してホウ素（Ｂ）がドープされたダイヤモンド単結晶からなる半導体層が形成されており、
前記半導体層上にソース電極とドレイン電極が形成されており、
前記ソース電極とドレイン電極以外の前記半導体層の第１主表面は絶縁膜で覆われており、
前記絶縁膜上の前記ソース電極とドレイン電極で挟まれ、かつ前記ソース電極とドレイン電極と電気的に接触しない領域の一部の場所にゲート電極が形成され、
前記ゲート電極、前記ソース電極、および前記ドレイン電極の各端部、並びに露出している前記絶縁膜の表面を覆う酸化膜が形成されている、ホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成２）
前記酸化膜は、アルミナ（Ａｌ
２
Ｏ
３
）、二酸化ハフニウム（ＨｆＯ
２
）、二酸化ハフニウム珪素（ＨｆＳｉＯ
２
）、二酸化ケイ素（ＳｉＯ
２
）、酸化窒化ケイ素（ＳｉＯＮ）、二酸化ジルコニウム（ＺｒＯ
２
）、三酸化ランタンアルミニウム（ＬａＡｌＯ
３
）、五酸化タンタル（Ｔａ
２
Ｏ
５
）、二酸化チタン（ＴｉＯ
２
）および酸化マグネシウム（ＭｇＯ）からなる群より選ばれる１以上からなる、構成１記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成３）
前記酸化膜は、ＡＬＤ－Ａｌ
２
Ｏ
３
膜からなる、構成２記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成４）
前記酸化膜の厚さは、１０ｎｍ以上５０ｎｍ以下である、構成１から３の何れか一項記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成５）
前記絶縁膜は、アルミナ（Ａｌ
２
Ｏ
３
）、二酸化ハフニウム（ＨｆＯ
２
）、二酸化ハフニウム珪素（ＨｆＳｉＯ
２
）、二酸化ケイ素（ＳｉＯ
２
）、酸化窒化ケイ素（ＳｉＯＮ）、二酸化ジルコニウム（ＺｒＯ
２
）、三酸化ランタンアルミニウム（ＬａＡｌＯ
３
）、五酸化タンタル（Ｔａ
２
Ｏ
５
）、窒化ホウ素（ＢＮ）、二フッ化カルシウム（ＣａＦ
２
）、二フッ化マグネシウム（ＭｇＦ
２
）、二酸化チタン（ＴｉＯ
２
）および酸化マグネシウム（ＭｇＯ）からなる群より選ばれる１以上からなる、構成１から４の何れか一項記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成６）
前記絶縁膜は、ＡＬＤ－Ａｌ
２
Ｏ
３
膜からなる、構成５記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成７）
前記絶縁膜の厚さは、１０ｎｍ以上５０ｎｍ以下である、構成１から６の何れか一項記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成８）
前記ゲート電極の材料は、金（Ａｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、ロジウム（Ｒｄ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、マグネシウム（Ｍｇ）、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、水銀（Ｈｇ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、ホウ素（Ｂ）、炭素（Ｃ）、珪素（Ｓｉ）およびゲルマニウム（Ｇｅ）からなる群より選ばれる１以上を含む、構成１から７の何れか一項記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成９）
前記半導体層と接するソース電極および前記ドレイン電極の材料は、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）／金（Ａｕ）二重層およびチタン（Ｔｉ）／白金（Ｐｔ）二重層からなる群より選ばれる１を含む、構成８記載のホウ素ドープダイヤモンドＭＯＳＦＥＴ。
（構成１０）
【発明の効果】
【０００９】
本発明によれば、３００℃というような高温環境で、ドレイン電流Ｉ
Ｄ
、相互コンダクタンスｇ
ｍ
およびＯＮ／ＯＦＦ比特性などのトランジスタとしての電気特性が優れる、ｐ型の単結晶ダイヤモンドＭＯＳＦＥＴおよびその製造方法が提供される。
【図面の簡単な説明】
【００１０】
本発明のＭＯＳＦＥＴの要部の構造を示した断面図である。
本発明のＭＯＳＦＥＴの製造工程を上面視図を用いて説明した説明図である。
本発明のＭＯＳＦＥＴの製造工程を示したフローチャート図である。
本発明のＭＯＳＦＥＴの製造工程を示す要部断面図である。
本発明のＭＯＳＦＥＴの製造工程を示す要部断面図である。
実施例で試作した素子を上面から観察したＳＥＭ写真である。
実施例で試作した素子の要部断面図である。
実施例で試作した素子の単結晶ダイヤモンド半導体層のホウ素濃度分布を示す特性図である。
実施例で試作した素子のＣ
－２
－Ｖ特性を示す特性図である。
実施例で試作した素子のＩ
Ｄ
－Ｖ
Ｄ
特性を示す特性図で、（ａ）は室温、（ｂ）は３００℃の場合を示す。
実施例で試作した素子のＩ
Ｄ
－Ｖ
ＧＳ
特性を示す特性図で、（ａ）は室温、（ｂ）は３００℃の場合を示す。
実施例で試作した素子のｇ
ｍ
特性を示す特性図で、（ａ）は室温、（ｂ）は３００℃の場合を示す。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許