特許ウォッチ

公開番号2025098465
公報種別公開特許公報(A)
公開日2025-07-02
出願番号2023214606
出願日2023-12-20
発明の名称記録素子基板、記録ヘッド及び記録装置
出願人キヤノン株式会社
代理人弁理士法人秀和特許事務所
主分類B41J 2/14 20060101AFI20250625BHJP(印刷;線画機;タイプライター;スタンプ)
要約【課題】遅延回路により記録ヘッドの吐出動作の安定化を図る記録素子基板における回路の面積効率の向上を図ることができる技術を提供する。
【解決手段】素子基板であって、液体を吐出するための複数の記録素子と、複数の記録素子を駆動する複数の第1駆動素子と、複数の第1駆動素子を制御する第1制御信号を出力する第1制御回路と、複数の第1駆動素子の間において第1制御信号の入力が互いに異なるタイミングとなるように、第1制御信号の入力を遅延させる複数のインバータ回路と、素子基板を加熱するための複数の発熱素子と、複数の発熱素子を駆動する複数の第2駆動素子と、複数の第2駆動素子を制御する第2制御信号を出力する第2制御回路と、複数の第2駆動素子の間において第2制御信号の入力が互いに異なるタイミングとなるように、第2制御信号の入力を遅延させる複数のフリップフロップ回路と、を備える。
【選択図】図4
特許請求の範囲【請求項１】
素子基板であって、
液体を吐出するための複数の記録素子と、
前記複数の記録素子に対応して設けられ、前記複数の記録素子を駆動する複数の第１駆動素子と、
前記複数の第１駆動素子を制御する第１制御信号を出力する第１制御回路と、
前記複数の第１駆動素子の間において前記第１制御信号の入力が互いに異なるタイミングとなるように、前記第１制御信号の入力を遅延させる複数のインバータ回路と、
前記素子基板を加熱するための複数の発熱素子と、
前記複数の発熱素子に対応して設けられ、前記複数の発熱素子を駆動する複数の第２駆動素子と、
前記複数の第２駆動素子を制御する第２制御信号を出力する第２制御回路と、
前記複数の第２駆動素子の間において前記第２制御信号の入力が互いに異なるタイミングとなるように、前記第２制御信号の入力を遅延させる複数のフリップフロップ回路と、を備えることを特徴とする素子基板。
続きを表示（約 1,000 文字）【請求項２】
前記複数のフリップフロップ回路の数が、前記複数のインバータ回路の数より少ない請求項１に記載の素子基板。
【請求項３】
前記複数の記録素子及び前記複数の第１駆動素子は、複数のブロックに分けられており、
前記インバータ回路は、前記複数のブロック毎に配置されており、前記複数のブロックの間において前記第１制御信号の入力が互いに異なるタイミングとなるように、前記第１制御信号の入力を遅延させる請求項１に記載の素子基板。
【請求項４】
前記発熱素子、前記第２駆動素子、及び前記フリップフロップ回路は、前記複数のブロック毎に配置されている請求項３に記載の素子基板。
【請求項５】
前記第１制御回路は、前記第１駆動素子の導通時間を決めるヒートイネーブル信号を受信し、前記第１制御信号として、記録データ、ブロック選択信号、及び前記ヒートイネーブル信号の論理積であるヒートデータ信号を出力し、
前記インバータ回路は、前記第１制御回路による前記ヒートイネーブル信号の受信を遅延させることを特徴とする請求項４に記載の素子基板。
【請求項６】
前記第２制御信号は、前記複数のブロック毎における前記発熱素子を駆動させるか否かを規定するサブヒートデータに応じて、前記複数の第２駆動素子へ出力されるサブヒートデータ信号であり、
前記第２制御回路は、ラッチ信号の受信に基づき、前記サブヒートデータ信号を出力し、
前記フリップフロップ回路は、前記ラッチ信号又は前記サブヒートデータ信号を遅延させる請求項５に記載の素子基板。
【請求項７】
前記インバータ回路による前記第１制御信号の入力の遅延時間は、前記フリップフロップ回路による前記第２制御信号の入力の遅延時間より短い請求項６に記載の素子基板。
【請求項８】
前記フリップフロップ回路は、Ｄフリップフロップ回路である請求項１に記載の素子基板。
【請求項９】
前記複数のインバータ回路は、素子基板が装着される記録ヘッドのノズル列に対応した
ノズル列回路に配置される請求項１に記載の素子基板。
【請求項１０】
前記複数のフリップフロップ回路は、前記記録ヘッドが装着される記録装置との間で入出力を行う入出力部と前記ノズル列回路との間の端部回路に配置される請求項９に記載の素子基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、素子基板、記録ヘッド、及び記録装置に関するものである。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
インクジェットプリンタに代表される液体吐出式の記録装置に用いられている記録ヘッド（液体吐出ヘッド）の種類には、熱吐出タイプや圧電素子タイプ等がある。熱吐出タイプの記録ヘッドでは、一つの記録素子基板（液体吐出素子基板）上に、記録用液体としてのインクの吐出エネルギーを発生させる記録素子（液体吐出素子）や、記録素子基板を加熱する発熱素子、ノズルが、それぞれ複数形成される構成が一般的である。熱吐出タイプの記録ヘッドは、記録素子が発生させるエネルギーを利用して複数の吐出口からインクを吐出するために、複数の記録素子それぞれに安定した電圧を印加する必要がある。また、各記録素子に安定した吐出特性を求めるためには、記録素子基板での位置による温度むらを抑制することが重要である。そのため、記録素子基板の温度分布を均一にすべく記録素子基板内の特定エリアに配置された各発熱素子に安定した電圧を印加して、加熱させることが重要である。
【０００３】
複数の記録素子と発熱素子には、それぞれに対応した複数の駆動素子も配置されている。駆動素子は、電界効果トランジスタで構成され、スイッチングによって記録素子、発熱素子それぞれを駆動する。この複数の記録素子、発熱素子をそれぞれ同時に駆動すると、特に電力を供給する立ち上がりと立ち下がりにおいて、駆動電源配線と接地配線にＡ（アンペア）オーダーの大電流が流れる。
【０００４】
また、記録装置本体に配置される電源回路から記録素子基板までの駆動電源配線の配線長や接地配線の配線長は長く、寄生インダクタンス成分が大きい。この寄生インダクタンス成分に駆動時の大電流が流れるとリンギングが発生する。このリンギングによって一時的に接地配線と、記録素子基板用の接地配線に電位差が生じる。この電位差によって駆動素子である電界効果トランジスタの寄生トランジスタがオンしてしまい、結果として寄生トランジスタにＡ（アンペア）オーダーの大電流が流れ、駆動素子が誤動作を起こしてしまうことが問題となる。
【０００５】
特許文献１には、発熱素子の駆動回路として、ラッチ信号の受信に基づいて複数の駆動素子へサブヒートデータ信号を入力して発熱素子を駆動する回路構成に遅延回路を導入し、ラッチ信号またはサブヒートデータ信号を遅延させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
特開２０１７－２１３８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１では、ラッチ信号またはサブヒートデータ信号を遅延させて、複数の発熱素子の電力供給立ち上がりと立ち下がりのタイミングをずらすことで流れる電流値を抑えている。
【０００８】
近年、記録素子は、高画質に向けた高密度化で多数必要なため、多数の箇所に狭い間隔で遅延回路を配置してディレイを入れる必要がある。一方、発熱素子は、細かく配置すると制御データや回路規模が大きくなるため、それを回避するために大電力で系統数を絞る
ことが一般的である。そのため、発熱素子のための遅延回路は、記録素子の遅延回路に比べて配置箇所は少ないが、一つの遅延回路によるディレイ時間を大きく取る必要がある。このような要求がある遅延構成を、例えば、発熱素子の遅延回路と記録素子の遅延回路を共通にして実現しようとすると、記録素子基板内の回路面積が増大する懸念がある。
【０００９】
本発明の目的は、遅延回路により記録ヘッドの吐出動作の安定化を図る記録素子基板における回路の面積効率の向上を図ることができる技術を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の素子基板は、
素子基板であって、
液体を吐出するための複数の記録素子と、
前記複数の記録素子に対応して設けられ、前記複数の記録素子を駆動する複数の第１駆動素子と、
前記複数の第１駆動素子を制御する第１制御信号を出力する第１制御回路と、
前記複数の第１駆動素子の間において前記第１制御信号の入力が互いに異なるタイミングとなるように、前記第１制御信号の入力を遅延させる複数のインバータ回路と、
前記素子基板を加熱するための複数の発熱素子と、
前記複数の発熱素子に対応して設けられ、前記複数の発熱素子を駆動する複数の第２駆動素子と、
前記複数の第２駆動素子を制御する第２制御信号を出力する第２制御回路と、
前記複数の第２駆動素子の間において前記第２制御信号の入力が互いに異なるタイミングとなるように、前記第２制御信号の入力を遅延させる複数のフリップフロップ回路と、を備えることを特徴とする。
【発明の効果】
（【００１１】以降は省略されています）

関連特許