特許ウォッチ

公開番号2025093679
公報種別公開特許公報(A)
公開日2025-06-24
出願番号2023209476
出願日2023-12-12
発明の名称半導体部品およびインクジェット記録素子基板
出願人キヤノン株式会社
代理人弁理士法人秀和特許事務所
主分類B41J 2/14 20060101AFI20250617BHJP(印刷;線画機;タイプライター;スタンプ)
要約【課題】アンチヒューズ素子を有する半導体部品において、ノイズの侵入によるアンチヒューズ素子への誤書き込みを防止する。
【解決手段】半導体基板と、半導体基板に配され、第1の電位の第1の端子に接続されたトランジスタと、第1の電位と異なる第2の電位の第2の端子とトランジスタとの間に接続されたアンチヒューズ素子と、第2の端子に対して電気的に接続され、ノイズを検知して検知信号を出力するノイズ検知回路を有し、トランジスタは、ノイズ検知回路が出力した前記検知信号に基づいてオフされる半導体部品を用いる。
【選択図】図1A
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板に配され、第１の電位の第１の端子に接続されたトランジスタと、
前記第１の電位と異なる第２の電位の第２の端子と前記トランジスタとの間に接続されたアンチヒューズ素子と、
前記第２の端子に対して電気的に接続され、ノイズを検知して検知信号を出力するノイズ検知回路と
を有し、
前記トランジスタは、前記ノイズ検知回路が出力した前記検知信号に基づいてオフされる
ことを特徴とする半導体部品。
続きを表示（約 1,000 文字）【請求項２】
前記ノイズ検知回路が出力した前記検知信号と、前記アンチヒューズ素子の制御信号と、を入力され、前記ノイズ検知回路がノイズを検知すると前記トランジスタをオフする制御信号を出力する組み合わせ回路をさらに有する
ことを特徴とする請求項１に記載の半導体部品。
【請求項３】
前記組み合わせ回路は、前記ノイズ検知回路が出力した前記検知信号がしきい値電圧を超えている場合に、前記トランジスタをオフする
ことを特徴とする請求項２に記載の半導体部品。
【請求項４】
前記トランジスタは、直列に接続された第１のトランジスタと第２のトランジスタを含み、
前記第１のトランジスタは前記ノイズ検知回路がノイズを検知するとオフされるトランジスタであり、
前記第２のトランジスタは前記アンチヒューズ素子の制御信号により制御されるトランジスタである
ことを特徴とする請求項１に記載の半導体部品。
【請求項５】
前記ノイズ検知回路は、前記第２の端子と前記第１の端子との間に直列に接続された容量素子および第１の抵抗素子を含み、前記容量素子と前記第１の抵抗素子との間の電圧を、前記検知信号として出力する
ことを特徴とする請求項１に記載の半導体部品。
【請求項６】
前記第２の端子から前記アンチヒューズ素子に電圧を供給する電圧印加回路をさらに有する
ことを特徴とする請求項１から５のいずれか１項に記載の半導体部品。
【請求項７】
前記電圧印加回路は、前記アンチヒューズ素子の書込み電圧を供給する
ことを特徴とする請求項６に記載の半導体部品。
【請求項８】
前記電圧印加回路の出力端には、ノイズを遅延させる第２の抵抗素子が直列に接続されている
ことを特徴とする請求項６に記載の半導体部品。
【請求項９】
前記電圧印加回路は、Ｐ型の高耐圧ＭＯＳトランジスタを含んで構成される
ことを特徴とする請求項６に記載の半導体部品。
【請求項１０】
前記ノイズ検知回路は、前記半導体基板において、前記電圧印加回路および前記アンチ
ヒューズ素子が配される位置よりも、前記第２の端子に近傍の位置に配される
ことを特徴とする請求項６に記載の半導体部品。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体部品およびインクジェット記録素子基板に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
液体を吐出して紙等の記録媒体に記録を行う液体吐出装置は、一般的に、基板を備えた液体吐出ヘッドを有している。液体吐出ヘッドのそのような基板には、アンチヒューズ素子を備えた半導体部品が搭載されていることがある。この半導体部品は、製品の完成後にチップＩＤや設定パラメータ等の製品固有情報を記録するために用いられている。アンチヒューズ素子は、１回の記録しか基本的にはできないという性質から、ＯＴＰ（ＯｎｅＴｉｍｅＰｒｏｇｒａｍｍａｂｌｅ）メモリとも呼ばれる。例えば特許文献１には、アンチヒューズ素子を用いる構成が示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１３８６０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１は、アンチヒューズ素子に書き込みを行う電圧を供給する電圧印加回路を備える半導体部品を開示している。この電圧印加回路では、電極パッドに印加された電源電圧をアンチヒューズ素子に印加するか否かを、スイッチング回路にて切り替え可能としている。しかしながら、半導体部品外部の静電気放電や雷サージなどの所謂ノイズによりサージ電極に侵入した高周波電圧が、電圧印加回路を透過することで、アンチヒューズ素子への誤書き込みが発生する可能性がある。
【０００５】
本発明は上記課題に鑑みてなされたものである。本発明は、アンチヒューズ素子を有する半導体部品において、ノイズの侵入によるアンチヒューズ素子への誤書き込みを防止することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、以下の構成を採用する。すなわち、
半導体基板と、
前記半導体基板に配され、第１の電位の第１の端子に接続されたトランジスタと、
前記第１の電位と異なる第２の電位の第２の端子と前記トランジスタとの間に接続されたアンチヒューズ素子と、
前記第２の端子に対して電気的に接続され、ノイズを検知して検知信号を出力するノイズ検知回路と
を有し、
前記トランジスタは、前記ノイズ検知回路が出力した前記検知信号に基づいてオフされる
ことを特徴とする半導体部品である。
【発明の効果】
【０００７】
本発明によれば、アンチヒューズ素子を有する半導体部品において、ノイズの侵入によるアンチヒューズ素子への誤書き込みを防止することができる。
【図面の簡単な説明】
【０００８】
実施例の半導体基板の外部ノイズからメモリを保護する回路構成例
実施例の電圧印加回路の構成例
実施例の電圧印加回路の読み出しと書き込みを行う構成例
実施例の半導体基板の外部ノイズからメモリを保護する回路構成例
実施例の半導体基板の外部ノイズからメモリを保護する回路構成例
実施例のノイズ保護回路の動作波形を示すグラフ
実施例のノイズ保護回路の動作波形を示すグラフ
本発明を実施するための容量及び駆動素子のデバイス断面構造模式図
実施例のメモリ保護回路のインクジェット記録素子の配置例
実施例のメモリ保護回路のインクジェット記録素子の基板配置例
比較例のメモリ書き込み回路構成例
【発明を実施するための形態】
【０００９】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、以下の説明で一度説明した部材についての材質、形状などは、特に改めて記載しない限り、後の説明においても初めの説明と同様のものである。特に図示あるいは記述をしない構成や工程には、当該技術分野の周知技術または公知技術を適用することが可能である。また、重複する説明は省略する場合がある。
【００１０】
［実施例１］
（回路構成）
図１Ａは半導体部品の回路構成の一例であり、アンチヒューズ素子Ｃａに情報が書き込まれる前の状態を示している。
（【００１１】以降は省略されています）

関連特許