特許ウォッチ

公開番号2025094610
公報種別公開特許公報(A)
公開日2025-06-25
出願番号2023210282
出願日2023-12-13
発明の名称メモリコントローラおよび制御方法
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類G06F 12/00 20060101AFI20250618BHJP(計算;計数)
要約【課題】メモリ利用効率の低下を抑制する。
【解決手段】複数のバンクを有するバンクグループを複数有するメモリに接続されるメモリコントローラは、メモリへの複数のアクセス要求を保持する保持回路と、複数のアクセス要求のそれぞれから、隣接するリード/ライトコマンドが異なるバンクグループのバンクを宛先とするようにリード/ライトコマンドを生成するリード/ライト制御回路と、複数のアクセス要求から選択されるアクセス要求のためのページ制御コマンドを発行するページ制御回路と、を備える。ページ制御回路は、宛先となる複数のバンクのページのオープン/クローズの状態が所定の条件を満たすアクセス要求のためのページ制御コマンドを優先して発行する。
【選択図】図1
特許請求の範囲【請求項１】
複数のバンクを有するバンクグループを複数有するメモリに接続されるメモリコントローラであって、
前記メモリへの複数のアクセス要求を保持する保持手段と、
前記複数のアクセス要求のそれぞれから、隣接するリード／ライトコマンドが異なるバンクグループのバンクを宛先とするようにリード／ライトコマンドを生成するリード／ライト制御手段と、
前記複数のアクセス要求から選択されるアクセス要求のためのページ制御コマンドを発行するページ制御手段と、を備え、
前記ページ制御手段は、宛先となる複数のバンクのページのオープン／クローズの状態が所定の条件を満たすアクセス要求のためのページ制御コマンドを優先して発行する、ことを特徴とするメモリコントローラ。
続きを表示（約 1,600 文字）【請求項２】
前記ページ制御手段は、前記ページ制御コマンドを発行することが可能な状態のバンクと前記ページ制御コマンドの発行が不要な状態のバンクを宛先に含むアクセス要求のためのページ制御コマンドを優先して発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項３】
前記ページ制御コマンドはアクティブコマンドであり、
前記ページ制御コマンドを発行することが可能な状態のバンクとは、全ページをクローズしているバンクであり、
前記ページ制御コマンドの発行が不要な状態のバンクとは、アクセス要求から生成されるリード／ライトコマンドの対象ページをオープンしているバンクである、ことを特徴とする請求項２に記載のメモリコントローラ。
【請求項４】
前記ページ制御手段は、前記ページ制御コマンドを発行することが必要な状態のバンクと前記ページ制御コマンドの発行が不要な状態のバンクを宛先に含むアクセス要求のためのページ制御コマンドを優先して発行する、ことを特徴とする請求項１に記載のメモリコントローラ。
【請求項５】
前記ページ制御コマンドはプリチャージコマンドであり、
前記ページ制御コマンドを発行することが必要な状態のバンクとは、アクセス要求から生成されるリード／ライトコマンドの対象ページとは異なるページをオープンしているバンクであり、
前記ページ制御コマンドの発行が不要な状態のバンクとは、対象ページとは異なるページをオープンしていないバンクであることを特徴とする請求項４に記載のメモリコントローラ。
【請求項６】
前記ページ制御手段は、宛先となる複数のバンクの状態が前記所定の条件を満たす一つのアクセス要求から生成されるページ制御コマンドが複数存在する場合、該複数のバンクのうち最も早くアクセスされるバンクに対するページ制御コマンドを優先して発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項７】
前記ページ制御手段は、宛先となる複数のバンクの状態が前記所定の条件を満たす２つ以上のアクセス要求が存在する場合、前記複数のアクセス要求のうち前記保持手段に最も早く保持されたアクセス要求から生成されるページ制御コマンドを優先して発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項８】
前記リード／ライト制御手段は、前記複数のアクセス要求のうち、プリフェッチを実行中のバンクグループを宛先に含むアクセス要求を除いた残りから選択されるアクセス要求のリード／ライトコマンドを生成する、ことを特徴とする請求項１に記載のメモリコントローラ。
【請求項９】
前記リード／ライト制御手段は、前記複数のアクセス要求のアクセスの種別と、前記複数のアクセス要求の宛先となるバンクの状態とに基づいて、リードとライトのいずれのコマンドの発行を優先するかを決定する、ことを特徴とする請求項１に記載のメモリコントローラ。
【請求項１０】
複数のバンクを有するバンクグループを複数有するメモリに接続されるメモリコントローラの制御方法であって、
前記メモリへの複数のアクセス要求を保持回路に保持する保持工程と、
前記複数のアクセス要求のそれぞれから、隣接するリード／ライトコマンドが異なるバンクグループのバンクを宛先とするようにリード／ライトコマンドを生成するリード／ライト制御工程と、
前記複数のアクセス要求から選択されるアクセス要求のためのページ制御コマンドを発行するページ制御工程と、を備え、
前記ページ制御工程では、宛先となる複数のバンクのページのオープン／クローズの状態が所定の条件を満たすアクセス要求のためのページ制御コマンドを優先して発行する、ことを特徴とするメモリコントローラの制御方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、メモリコントローラおよび制御方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
コンピュータシステムの主記憶装置として、一般的にＤＲＡＭが使用されている。コンピュータシステムの高機能化、高性能化に伴い、ＤＲＡＭに対する性能要求は高まっており、その性能をより効果的に引き出すためにメモリコントローラの様々な手法が提案されている。
【０００３】
ＤＲＡＭには複数のバンクからなるバンクグループを複数持つように構成され、バンクグループ間でプリフェッチを独立して動作させることでデータ転送速度を向上しているものがある。このようなＤＲＡＭにおいて、同じバンクグループのバンクにリードコマンドまたはライトコマンドが連続して発行される場合、それらコマンドの間隔が前コマンドのプリフェッチの完了を保証するためのタイミング制約を満たす必要がある。このため、データバスにギャップが発生してメモリ利用効率が低下する要因となる。以下、リードコマンドとライトコマンドをリード／ライトコマンドと総称する。特許文献１では、メモリコントローラが１つのメモリアクセス要求から分割された隣接するリード／ライトコマンドを異なるバンクグループのバンクに発行することでメモリ利用効率の低下を抑制している。
【先行技術文献】
【特許文献】
【０００４】
特開２０２１－１５７２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、１つのメモリアクセス要求から分割された隣接するリードコマンド／ライトコマンドを異なるバンクグループのバンクに発行する際のページ制御について言及されていない。隣接するリード／ライトコマンドを異なるバンクグループのバンクに発行するようにしても、それらコマンドのアクセス先となる複数バンクに対するページ制御コマンドの間隔が空いた場合、コマンド間に冗長なギャップが発生してメモリ利用効率が低下する。本開示の一態様では、このような課題を解消することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の一態様によるメモリコントローラは、
複数のバンクを有するバンクグループを複数有するメモリに接続されるメモリコントローラであって、
前記メモリへの複数のアクセス要求を保持する保持手段と、
前記複数のアクセス要求のそれぞれから、隣接するリード／ライトコマンドが異なるバンクグループのバンクを宛先とするようにリード／ライトコマンドを生成するリード／ライト制御手段と、
前記複数のアクセス要求から選択されるアクセス要求のためのページ制御コマンドを発行するページ制御手段と、を備え、
前記ページ制御手段は、宛先となる複数のバンクのページのオープン／クローズの状態が所定の条件を満たすアクセス要求のためのページ制御コマンドを優先して発行する。
【発明の効果】
【０００７】
本発明によれば、メモリ利用効率の低下を抑制することができる。
【図面の簡単な説明】
【０００８】
第１実施形態によるメモリコントローラの構成例を示すブロック図。
（Ａ）はアクセス保持回路のエントリのデータ構成例を示す図、（Ｂ）はエントリ制御信号のデータ構成例を示す図。
第１実施形態におけるメモリマップを示す図。
第１実施形態によるページ制御回路の構成例を示すブロック図。
第１実施形態によるＡＣＴコマンド発行要求の生成処理を示すフローチャート。
第１実施形態によるＰＲＥコマンド発行要求の生成処理を示すフローチャート。
第２実施形態によるメモリコントローラの構成例を示すブロック図。
第２実施形態によるリード／ライト制御回路の構成例を示すブロック図。
第２実施形態による優先アクセスタイプの決定処理を示すフローチャート。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【００１０】
＜第１実施形態＞
図１は第１実施形態におけるメモリコントローラ１００の構成例を示すブロック図である。メモリコントローラ１００は、ＤＲＡＭ１１０とバスマスタ１２０に接続され、複数のメモリアクセス要求から任意のメモリアクセス要求を選択してコマンドを発行する。ＤＲＡＭ１１０は、複数のバンクを有するバンクグループを複数有するメモリであり、本実施形態では、ＤＲＡＭ１１０は４つのバンクを持つバンクグループを４つ有する構成として説明する。但し、本開示はバンクグループ数とバンクグループ内のバンク数を限定するものではなく、バンクグループ数が２以上、バンクグループ内のバンク数が１以上であればよい。バスマスタ１２０は、アドレス情報を含むメモリアクセス要求（ライトコマンドの場合はライトデータも含む）をメモリコントローラ１００に送信する。メモリコントローラ１００は、バスマスタ１２０から受信したメモリアクセス要求を基にリード／ライトコマンドおよびページ制御コマンドを含むＤＲＡＭコマンドを生成し、ＤＲＡＭ１１０に送信する。また、メモリコントローラ１００は、送信したＤＲＡＭコマンドに基づいてＤＲＡＭ１１０との間でデータ転送を行う。
（【００１１】以降は省略されています）

関連特許