特許ウォッチ

公開番号2025104512
公報種別公開特許公報(A)
公開日2025-07-10
出願番号2023222369
出願日2023-12-28
発明の名称半導体装置、周波数トリミングレジスタ、超音波ソナーセンサ及び車両
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 3/037 20060101AFI20250703BHJP(基本電子回路)
要約【課題】半導体装置に含まれるフリップフロップの値のロバスト性を向上する。
【解決手段】半導体装置(1、1A、1B)は、フリップフロップ(71～77、811、812、813)を有する保持回路(2、2A)と、ECC値(Ne)と出力データ(Dout)又は訂正データ(Dcor)を出力可能なECCエンコーダ(3)と、ECC値(Ne)を保存値(Nf)として保存するECC保存部(4)と、ECC値(Ne)と保存値(Nf)とから、出力データ(Dout)のエラーが訂正可能であるか否か判定する比較回路(5)と、出力データ(Dout)に訂正可能なエラーがあるときに訂正データ(Dcor)で保持回路(2、2A)を上書きするセルフリフレッシュを実行させるように構成されたセルフリフレッシュ回路(6)と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
入力データのビットデータ毎に少なくとも１つのフリップフロップを有し前記ビットデータを保持可能な構成の保持回路と、
前記保持回路が保持している前記ビットデータに応じて複号されたＥＣＣ値と、前記複数ビットデータに応じた出力データ又は前記出力データにエラーがあり訂正が可能な場合において前記出力データを訂正した訂正データと、を出力可能な構成のＥＣＣエンコーダと、
前記ＥＣＣ値を保存値として保存する構成のＥＣＣ保存部と、
前記ＥＣＣエンコーダから出力される前記ＥＣＣ値と、前記ＥＣＣ保存部に保存された前記保存値とを比較し、前記ＥＣＣエンコーダで訂正可能であるか否かを判定するように構成された比較回路と、
前記比較回路が前記出力データにエラーがあり前記エラーが前記ＥＣＣエンコーダで訂正可能であると判定したときに、前記訂正データで前記保持回路を上書きするセルフリフレッシュを実行させるように構成されたセルフリフレッシュ回路と、を有する構成の半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記保持回路は、
１つの前記ビットデータが各々入力される並列に接続された複数の前記フリップフロップを有する構成の多重化回路と、
前記多重化回路の出力を多数決した結果を出力する構成の多数決回路と、
前記多重化回路の出力のエラーを検出したことを出力する構成のエラー検出回路と、
前記エラー検出回路がエラーを検出したときに、前記多重化回路を前記多数決回路の出力で上書きするリフレッシュを実行させるように構成された多重化リフレッシュ回路と、を有する構成のビットエラー訂正回路と、を有し、
前記ビットエラー訂正回路は、少なくとも１つの前記ビットデータが入力されるように構成される請求項１に記載の半導体装置。
【請求項３】
前記ビットエラー訂正回路は、複数の前記ビットデータのうち、他のビットデータに比べて高い信頼性が必要なビットデータが入力されるように構成される請求項２に記載の半導体装置。
【請求項４】
前記保持回路は、複数の前記ビットエラー訂正回路を有し、
少なくとも一つの前記ビットエラー訂正回路の前記エラー検出回路がエラーを検出したときに、エラー検出したことを出力するように構成される請求項２に記載の半導体装置。
【請求項５】
予め決められた割り込みデータを出力する構成の組み合わせ回路をさらに有し、
前記組み合わせ回路は、前記比較回路から出力される訂正エラー出力に応じて動作するように構成される請求項１に記載の半導体装置。
【請求項６】
基板に形成されたロジックレイアウトと、
前記ロジックレイアウトを第１方向に複数の区画に分割するように構成されて電源電圧が接続される電源ストラップ配線と、
前記ロジックレイアウトを前記第１方向と交差する第２方向に複数の区画に分割するように構成されてグラウンド電圧が接続されるグラウンドストラップ配線と、を有し、
前記ビットエラー訂正回路の前記フリップフロップは、前記電源ストラップ配線及び前記グラウンドストラップ配線で囲まれる領域で、互いに隣接しない領域に配置されるように構成される請求項２に記載の半導体装置。
【請求項７】
複数の前記領域のうち電子部品が配置されない領域に配置されて、電源ストラップ配線と前記グラウンドストラップ配線とに接続される構成のキャパシタを有するように構成される請求項６に記載の半導体装置。
【請求項８】
請求項１から請求項７のいずれかに記載の半導体装置を有する構成の周波数トリミングレジスタ。
【請求項９】
請求項８に記載の周波数トリミングレジスタと、
前記周波数トリミングレジスタからの出力に応じてクロック信号を出力する発振回路と、
前記クロック信号に応じて動作する送信部及び受信部と、
前記送信部及び前記受信部と接続されて出力波の送信及び対象物で反射した出力波である反射波を検出する圧電素子と、
前記クロック信号に応じて前記送信部及び前記受信部を制御するとともに、外部の機器に受信データを出力するロジック部と、を有するように構成される超音波ソナーセンサ。
【請求項１０】
請求項９に記載の超音波ソナーセンサを有するように構成される車両。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置、半導体装置を用いた周波数トリミングレジスタ、周波数トリミングレジスタを用いた超音波ソナーセンサ及び車両に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体装置は、フリップフロップ（Flip-Flop）と呼ばれる揮発素子で値を保存、更新している。半導体装置において、電源・グランドノイズ、他の機器から放出されるノイズ（ＥＭＳ：Electro Magnetic Susceptibility）及び宇宙線等の外乱ノイズによるソフトエラーによりフリップフロップの値が破壊されることが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１―６１５１８号公報
【０００４】
［概要］
半導体装置に含まれるフリップフロップの値のロバスト性向上の要求が高まっている。
【０００５】
本開示の一態様による半導体装置は、入力データのビットデータ毎に少なくとも１つのフリップフロップを有し前記ビットデータを保持可能な構成の保持回路と、
前記保持回路が保持している前記ビットデータに応じて複号されたＥＣＣ値と、前記複数ビットデータに応じた出力データ又は前記出力データにエラーがあり訂正が可能な場合において前記出力データを訂正した訂正データと、を出力可能な構成のＥＣＣエンコーダと、
前記ＥＣＣ値を保存値として保存する構成のＥＣＣ保存部と、
前記ＥＣＣエンコーダから出力される前記ＥＣＣ値と、前記ＥＣＣ保存部に保存された前記保存値とを比較し、前記ＥＣＣエンコーダで訂正可能であるか否かを判定するように構成された比較回路と、
前記比較回路が前記出力データにエラーがあり前記エラーが前記ＥＣＣエンコーダで訂正可能であると判定したときに、前記訂正データで前記保持回路を上書きするセルフリフレッシュを実行させるように構成されたセルフリフレッシュ回路と、を有する。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態にかかる半導体装置の一例の構成図である。
図２は、入力データの構造を示す概略図である。
図３は、ビットエラー訂正回路の構成図である。
図４は、半導体装置の動作を示すフローチャートである。
図５は、半導体基板におけるロジックレイアウトを示す平面図である。
図６は、第２実施形態にかかる半導体装置の一例の構成図である。
図７は、第３実施形態にかかる半導体装置の一例の構成図である。
図８は、超音波ソナーセンサの一例の構成図である。
図９は、超音波ソナーセンサを備えた車両の概略図である。
【０００７】
［詳細な説明］
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。なお、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。
【０００８】
本明細書において、任意の回路素子、配線、回路を形成する複数の部位間について「接続」とは、機械的に接続される場合を含むとともに、電気的に接続される、換言すると、電気が流れる状態になる場合も含む。つまり、「接続する」は、「電気的に接続する」場合を含む。
【０００９】
また、グラウンドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体にて形成される。０Ｖの電位をグラウンド電圧ＧＮＤと称することもある。本開示の実施形態において、特に基準を設けずに示される電圧は、グラウンド電圧ＧＮＤから見た電圧を表す。
【００１０】
出力の値において反転すると称する場合があり、反転とは値が「０」から「１」、又は、「１」から「０」に切り替わることを意味するものとする。
（【００１１】以降は省略されています）

関連特許