特許ウォッチ

公開番号2025118138
公報種別公開特許公報(A)
公開日2025-08-13
出願番号2024013274
出願日2024-01-31
発明の名称半導体装置及びその製造方法
出願人三井化学株式会社
代理人弁理士法人鷲田国際特許事務所
主分類H01L 23/12 20060101AFI20250805BHJP(基本的電気素子)
要約【課題】Si貫通電極基板がなくても、反りや割れを抑制することができる半導体装置を提供する。
【解決手段】半導体装置は、封止材層と、前記封止材層内に二次元配置された複数の半導体チップと、前記複数の半導体チップと電気的に接続された再配線層と、前記封止材層の厚み方向の一方側又は他方側に配置された支持基板と、前記封止材層と前記支持基板との間に配置された接着層とを有する。
【選択図】図2
特許請求の範囲【請求項１】
封止材層と、
前記封止材層内に二次元配置された複数の半導体チップと、
前記複数の半導体チップと電気的に接続された再配線層と、
前記封止材層の厚み方向の一方側又は他方側に配置された支持基板と、
前記封止材層と前記支持基板との間に配置された接着層と、
を有する、
半導体装置。
続きを表示（約 990 文字）【請求項２】
前記再配線層は、前記複数の半導体チップの厚み方向の一方側に配置され、
前記接着層は、前記複数の半導体チップの厚み方向の他方側に配置されている、
請求項１に記載の半導体装置。
【請求項３】
前記再配線層と前記複数の半導体チップとの間に、前記封止材層の一部が介在しており、
前記封止材層の一部を貫通し、前記再配線層と前記複数の半導体チップとを電気的に接続する貫通電極をさらに有する、
請求項２に記載の半導体装置。
【請求項４】
前記接着層と前記複数の半導体チップとの間に、前記封止材層の一部が介在している、
請求項２に記載の半導体装置。
【請求項５】
前記再配線層は、前記複数の半導体チップと前記接着層との間に配置され、
前記封止材層を厚み方向に貫通し、前記再配線層と電気的に接続された貫通電極をさらに有する、
請求項１に記載の半導体装置。
【請求項６】
前記接着層の厚みは１０μｍ以下である、
請求項１に記載の半導体装置。
【請求項７】
前記接着層と、前記支持基板又は前記封止材層とは、Ｓｉ－Ｏ－Ｍ結合（Ｍは、金属原子又は半導体原子）を介して接着されている、
請求項１に記載の半導体装置。
【請求項８】
前記接着層は、シロキサン結合と、アミド結合及びイミド結合の少なくとも一方とを含む樹脂を含む、
請求項７に記載の半導体装置。
【請求項９】
支持基板上に、接着層を介して複数の半導体チップを配置する工程と、
前記支持基板上に配置された複数の半導体チップを封止材で封止して、封止材層を形成する工程と、
前記封止材層の前記支持基板とは反対側に、前記複数の半導体チップと電気的に接続された再配線層を形成する工程と、
を含む、
半導体装置の製造方法。
【請求項１０】
前記再配線層を形成する工程では、
前記封止材層の一部を除去して、前記複数の半導体チップの表面を露出させ、前記露出させた複数の半導体チップ上に前記再配線層を形成する、
請求項９に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
電子機器の小型軽量化、高性能化に伴い、半導体チップの高集積化が求められている。半導体チップの高集積化は、主に、半導体チップを２次元に高密度に集積して、面内の集積度を向上させる方法が検討されている。
【０００３】
集積回路（ＩＣ）のパッケージ設計では、半導体チップとパッケージ基板との間にＳｉインターポーザを配置することが多い（例えば特許文献１参照）。Ｓｉインターポーザは、再配線層と、Ｓｉ貫通電極（ＴＳＶ）基板とを含む。Ｓｉインターポーザは、半導体チップ同士、又は、半導体チップとパッケージ基板とを接続するものである。
【０００４】
図１は、Ｓｉインターポーザを備えた従来の半導体装置を示す模式的な図である。
図１に示すように、半導体装置１は、Ｓｉ貫通電極基板２と、再配線層３と（これらをまとめてＳｉインターポーザともいう）、複数の半導体チップ４と、複数の半導体チップ４を封止する封止材層５とを含む。
【０００５】
一方で、Ｓｉインターポーザを製造するためには、Ｓｉ貫通電極を形成する必要がある。そのため、製造工程が複雑になりやすく、コストが増大しやすい。このようなことから、Ｓｉ貫通電極基板をなくすことが望まれている。
【先行技術文献】
【特許文献】
【０００６】
特開２０１７－０６９４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、Ｓｉ貫通電極基板を有さない半導体装置は、機械的強度が低く、反りや割れを生じやすいという問題があった。
【０００８】
例えば、上記のような半導体装置は、複数の半導体チップを封止材で封止する工程を経て得られる。そのため、得られる半導体装置には、封止材の硬化収縮等に起因して残留応力が生じやすい。Ｓｉ貫通基板を有さない半導体装置は、機械的強度が低いため、そのような残留応力に耐えきれず、反りや割れを生じることがあった。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、Ｓｉ貫通電極基板がなくても、反りや割れを抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題は、以下の構成によって解決することができる。
（【００１１】以降は省略されています）

関連特許