特許ウォッチ

公開番号2025073636
公報種別公開特許公報(A)
公開日2025-05-13
出願番号2023184590
出願日2023-10-27
発明の名称半導体装置
出願人東芝情報システム株式会社
代理人個人,個人,個人
主分類H01L 25/07 20060101AFI20250502BHJP(基本的電気素子)
要約【課題】上部の半導体チップが下部の半導体チップより張り出した状態で積層された構造でありながら、その構造によって生じる問題点を克服する。
【解決手段】複数の半導体チップ11がX方向に順次ずれた状態で積層された積層体10と、前記積層体10が表面に配置される配線基板1と、前記積層体10における上下に積層された半導体チップ11の上下のずれによって生じた間隙であって、最上位置の半導体チップ11の下面から前記配線基板1の表面までの間の間隙に設けられ、前記最上位置の半導体チップ11を支持するシリコンチップとを具備する。
【選択図】図4
特許請求の範囲【請求項１】
複数の半導体チップがＸ方向に順次ずれた状態で積層された積層体と、
前記積層体が表面に配置される配線基板と、
前記積層体における上下に積層された半導体チップの上下のずれによって生じた間隙であって、最上位置の半導体チップの下面から前記配線基板の表面までの間の間隙に設けられ、前記最上位置の半導体チップを支持するシリコンチップと
を具備することを特徴とする半導体装置。
続きを表示（約 970 文字）【請求項２】
前記シリコンチップとしてシリコン貫通電極を採用し、このシリコン貫通電極の貫通導体によって、前記最上位置の半導体チップの上面に設けられている接続パッドと、前記配線基板の表面に設けられているボンディングパッドの間が接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記シリコンチップは、前記最上位置の半導体チップの下面及び最上の次の位置の半導体チップの下面から前記配線基板の表面までの間の間隙に設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記シリコンチップは、前記最上位置の半導体チップの下面から前記配線基板の表面までの、前記ずれによって生じた隙間を全て埋める形状とされていることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記シリコンチップには、少なくとも前記最上位置の半導体チップに形成されているデバイスを制御するコントローラが備えられていることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記積層体は、複数の半導体チップがＸ方向に平面上で直交するＹ方向にも順次ずれた状態で積層されていることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記積層体における上下に積層された半導体チップのＹ方向のずれによって生じた間隙であって、前記最上位置の半導体チップの下面から前記配線基板の表面までの間の間隙に設けられ、前記最上位置の半導体チップを支持するＹ方向ずれ対応シリコンチップ
を具備することを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記Ｙ方向ずれ対応シリコンチップとしてシリコン貫通電極を採用し、この前記Ｙ方向ずれ対応シリコンチップにおけるシリコン貫通電極の貫通導体によって、前記最上位置の半導体チップの上面に設けられている接続パッドと、前記配線基板の表面に設けられているボンディングパッドの間が接続されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記シリコンチップと前記Ｙ方向ずれ対応シリコンチップとは、一体に構成されていることを特徴とする請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この実施形態は、半導体装置に関するものである。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来の半導体チップを積層してパッケージ化して作成する半導体装置では、図１に示すように薄板状の半導体チップ１０１を複数積層し、ワイヤ１０２を用いて電気的に接続し樹脂封止している。このパッケージ構造では複数の半導体チップ１０１を階段状に積層する構造となっている。そして、上部の半導体チップが下部の半導体チップより張り出した状態で積層されている。
【０００３】
この状態でワイヤ１０２によって配線を行い、パッケージ化のためのボンディングを実施するとボンディングの際に用いる樹脂による圧力の影響を受けて、図２に示すように、最上段の張り出した半導体チップ１０１とその下部の半導体チップ１０１の重なりが終了する境界でチップ割れＫが発生する問題がある。また、最上段の半導体チップ１０１から配線基板１０３に電気的接続を行う際、中間の半導体チップ１０１を経由しないため、ワイヤ１０２が長くなってしまう。それにより、樹脂注入時にワイヤ１０２が流されてしまい、ワイヤ１０２間で接触を起こし電気的問題が発生する。このワイヤ１０２が流されて接触Ｓが生じた例を図３に示す。
【０００４】
特許文献１には、上部の半導体チップが下部の半導体チップより張り出した状態で積層された半導体装置が示されている。この半導体装置は、表面を有する配線基板と、表面の上方に設けられ、第１の半導体チップを含むチップ積層体と、表面とチップ積層体との間に設けられた第２の半導体チップと、表面と第１の半導体チップとの間に設けられ、表面に沿って第２の半導体チップを連続的に囲み、シリコンの熱伝導率よりも高い熱伝導率を有する材料を含むスペーサと、チップ積層体を覆う絶縁封止層と、を具備する。この半導体装置によれば、高い信頼性を有するという効果を得ることができる。
【０００５】
特許文献２には、スルーシリコンビア（ＴＳＶ）を用いた集積回路が示されている。集積回路（ＩＣ）は、上面と下面を有し、上面上に回路を有する基板と、下面の周辺に沿って形成された複数のボンディングパッドと、下面上に形成され、複数のボンディングパッド中の第二サブセットボンディングパッドに電気的に結合される背面金属層（ＢＭＬ）と、を備えている。上記複数のボンディングパッド中の第一サブセットボンディングパッドは、スルーシリコンビア（ＴＳＶ）により、上面上の回路に電気的に結合される。背面金属層（ＢＭＬ）は、第二サブセットボンディングパッドにより提供される電気信号を分配する。この発明によれば、ＴＳＶワイヤーボンディングにより、設計周期と製造歩留まりが大幅に改善される効果を有する。
【０００６】
特許文献３には、第１基板と、前記第１基板上に積層され、互いに貫通電極によって電気的に接続された複数の半導体チップと、前記複数の半導体チップの外側に配置され、前記複数の半導体チップのうち最上段に位置する半導体チップの電源系の接続部と前記第１基板の接続部とを接続する第１金属物と、を備える半導体装置が開示されている。この発明によって、ＴＳＶを用いた多段チップ積層体構造において最上段と最下段の半導体チップの電位差を低減した半導体装置を提供できる効果を得ることができる。
【０００７】
特許文献４には、幾つかの実施形態において、シリコン貫通ビア（ＴＳＶ）を有する超音波オンチップと、超音波オンチップに結合され、ビアを含むインタポーザとを含み、超音波オンチップは、超音波オンチップにおけるＴＳＶがインタポーザにおけるビアに電気的に接続されるようにインタポーザに結合される装置が開示されている。幾つかの実施形態では、ボンドパッドを有する超音波オンチップと、ボンドパッドを有し、超音波オンチップに結合されるインタポーザと、超音波オンチップ上のボンドパッドからインタポーザ上のボンドパッドに延びるワイヤボンドとを含む装置が開示されている。
【０００８】
以上のように、従来、上部の半導体チップが下部の半導体チップより張り出した状態で積層された半導体装置が知られているものの、その構造による機械的脆弱性を補うものはなかった。
【０００９】
また、スルーシリコンビア（ＴＳＶ）は知られているものの、その使用方法は、電気的接続を得るものであり、上部の半導体チップが下部の半導体チップより張り出した状態で積層された半導体装置に適用して特別な効果を得るものではなかった。
【先行技術文献】
【特許文献】
【００１０】
特開２０２３－１２９９５９号公報
特開２０１１－８２５２４号公報
特開２０１７－１５２６４８号公報
特表２０２１－５１１７５０号公報
【発明の概要】
【発明が解決しようとする課題】
（【００１１】以降は省略されています）

関連特許