特許ウォッチ

公開番号2025073207
公報種別公開特許公報(A)
公開日2025-05-13
出願番号2023183776
出願日2023-10-26
発明の名称半導体装置
出願人ローム株式会社
代理人個人
主分類H01L 23/12 20060101AFI20250502BHJP(基本的電気素子)
要約【課題】小型化を図ることが可能な半導体装置を提供すること。
【解決手段】半導体装置A1は、第1電源端子2Aと、第2電源端子2Bと、第1半導体素子1Aと、コンデンサ素子3と、抵抗層40を含む抵抗基板4と、を備える。第1半導体素子1Aは、抵抗基板4に支持されている。第1電源端子2Aおよび第2電源端子2Bの間に、コンデンサ素子3および抵抗層40が電気的に直列に接続されている。
【選択図】図6
特許請求の範囲【請求項１】
第１電源端子と、
第２電源端子と、
コンデンサ素子と、
抵抗層を含む抵抗基板と、
前記抵抗基板の上に位置する第１半導体素子と、を備え、
前記第１電源端子および前記第２電源端子の間に、前記コンデンサ素子および前記抵抗層が電気的に直列に接続されている、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記抵抗層は、他の方向における電気抵抗率より電気抵抗率が高い高抵抗方向を有する、請求項１に記載の半導体装置。
【請求項３】
前記抵抗層は、グラファイトを含む、請求項２に記載の半導体装置。
【請求項４】
前記抵抗層は、厚さ方向の第１側を向く主面および前記第１側とは反対側の第２側を向く裏面を有し、
前記抵抗基板は、前記主面に位置する第１導電層および前記裏面に位置する第２導電層を含む、請求項２に記載の半導体装置。
【請求項５】
前記高抵抗方向は、前記厚さ方向と交差しており、
前記第１導電層は、第１開口部を有し、前記第１開口部を挟んで前記高抵抗方向において離隔した第１部および第２部を含む、請求項４に記載の半導体装置。
【請求項６】
前記第１部に前記第１電源端子および前記第１半導体素子が導通接合され、
前記第２部に前記コンデンサ素子が導通接合されている、請求項５に記載の半導体装置。
【請求項７】
前記第２導電層は、第２開口部を有し、前記第２開口部を挟んで前記高抵抗方向において離隔した第３部および第４部を含む、請求項６に記載の半導体装置。
【請求項８】
前記第１開口部および前記第２開口部は、前記厚さ方向に視て少なくとも互いの一部同士が重なる、請求項７に記載の半導体装置。
【請求項９】
前記高抵抗方向は、前記厚さ方向に沿っており、
前記抵抗層は、前記第２導電層を露出させる第３開口部を有し、
前記コンデンサ素子は、前記第３開口部を通じて前記第２導電層と導通接合されている、請求項４に記載の半導体装置。
【請求項１０】
前記抵抗層は、第１方向部および第２方向部を含み、
前記第１方向部の前記高抵抗方向は、前記厚さ方向と交差する第１方向に沿い、
前記第２方向部の前記高抵抗方向は、前記厚さ方向および前記第１方向と交差する第２方向に沿い、
前記第１導電層は、第１部および第２部を含み、
前記第２部は、前記厚さ方向に視て前記第１部と重なり且つ前記第１部と離隔し、
前記第１部は、第１開口部を有し、前記第１開口部の少なくとも一部を挟んで前記高抵抗方向において前記第２部から離隔した部分を含む、請求項４に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、従来のパワーモジュールの一例が開示されている。同文献に開示されたパワーモジュールは、複数のＳｉＣ－ＭＯＳＦＥＴによって構成されたブリッジ回路と、スナバ回路と、を備える。スナバ回路は、スナバコンデンサおよびスナバ抵抗を備える。
【先行技術文献】
【特許文献】
【０００３】
ＷＯ２０１６／０６７８３５号公報
【０００４】
［概要］
【０００５】
スナバコンデンサおよびスナバ抵抗のためのスペースを確保すると、パワーモジュールの大型化を招来してしまう。
【０００６】
本開示は、上記した事情のもとで考え出されたものであって、小型化を図ることが可能な半導体装置を提供することをその課題とする。
【０００７】
本開示の一態様によって提供される半導体装置は、第１電源端子と、第２電源端子と、コンデンサ素子と、抵抗層を含む抵抗基板と、前記抵抗基板の上に位置する第１半導体素子と、を備え、前記第１電源端子および前記第２電源端子の間に、前記コンデンサ素子および前記抵抗層が電気的に直列に接続されている。
【０００８】
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００９】
図１は、本開示の第１実施形態に係る半導体装置を示す部分斜視図である。
図２は、本開示の第１実施形態に係る半導体装置を示す平面図である。
図３は、本開示の第１実施形態に係る半導体装置を示す部分平面図である。
図４は、図２のＩＶ－ＩＶ線に沿う部分断面図である。
図５は、本開示の第１実施形態に係る半導体装置を示す部分拡大断面図である。
図６は、図２のＶＩ－ＶＩ線に沿う部分断面図である。
図７は、本開示の第１実施形態に係る半導体装置を示す部分拡大断面図である。
図８は、本開示の第１実施形態に係る半導体装置を示す回路図である。
図９は、本開示の第２実施形態に係る半導体装置を示す部分斜視図である。
図１０は、本開示の第１実施形態に係る半導体装置を示す平面図である。
図１１は、図１０のＸＩ－ＸＩ線に沿う部分断面図である。
図１２は、図１０のＸＩＩ－ＸＩＩ線に沿う断面図である。
図１３は、本開示の第２実施形態に係る半導体装置を示す部分拡大断面図である。
図１４は、本開示の第３実施形態に係る半導体装置を示す部分斜視図である。
図１５は、本開示の第３実施形態に係る半導体装置を示す平面図である。
図１６は、図１５のＸＶＩ－ＸＶＩ線に沿う部分断面図である。
図１７は、本開示の第３実施形態に係る半導体装置を示す部分拡大断面図である。
図１８は、図１５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。
図１９は、本開示の第３実施形態に係る半導体装置を示す部分拡大断面図である。
図２０は、本開示の第４実施形態に係る半導体装置を示す部分斜視図である。
図２１は、本開示の第４実施形態に係る半導体装置を示す平面図である。
図２２は、図２１のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。
図２３は、本開示の第４実施形態に係る半導体装置を示す部分拡大断面図である。
図２４は、図２１のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。
図２５は、本開示の第４実施形態に係る半導体装置を示す部分拡大断面図である。
【００１０】
［詳細な説明］
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
（【００１１】以降は省略されています）

関連特許