特許ウォッチ

公開番号2025100684
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2025064884,2023218224
出願日2025-04-10,2007-05-23
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H03K 19/0175 20060101AFI20250626BHJP(基本電子回路)
要約【課題】シフトレジスタなどに用いられる新規な回路を提供する。
【解決手段】基本構成は、第1のトランジスタ～第4のトランジスタと、第1の配線～第
4の配線を有する。第1の配線には電源電位VDDが供給され、第2の配線には電源電位
VSSが供給されている。第3の配線、第4の配線には2値の値を持つデジタル信号が供
給される。このデジタル信号は、高レベルのときには電源電位VDDと同電位となり、低
レベルのときには電源電位VSSと同電位である。第3の配線と第4の配線の電位の組み
合わせは4とおりあるが、第1のトランジスタ～第4トランジスタは、いずれかの電位の
組み合わせによりオフさせることができる。つまり、定常的にオン状態となるトランジス
タがないため、トランジスタの特性劣化が抑制することができる。
【選択図】図1
特許請求の範囲【請求項１】
第１乃至第４のトランジスタと、回路と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、出力信号線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、クロック信号線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記出力信号線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第１の信号線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１の信号線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記電源線と電気的に接続され、
前記第３のトランジスタのゲートは、第２の信号線と電気的に接続され、
前記回路の入力端子は、前記クロック信号線と電気的に接続され、
前記回路の出力端子は、前記第２のトランジスタのゲートと電気的に接続されている半導体装置。
続きを表示（約 790 文字）【請求項２】
第１乃至第４のトランジスタと、回路と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、出力信号線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、クロック信号線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記出力信号線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第１の信号線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１の信号線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記電源線と電気的に接続され、
前記第３のトランジスタのゲートは、第２の信号線と電気的に接続され、
前記回路の第１の入力端子は、前記クロック信号線と電気的に接続され、
前記回路の第２の入力端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記回路の出力端子は、前記第２のトランジスタのゲートと電気的に接続されている半導体装置。
【請求項３】
請求項１又は請求項２において、
前記回路は、第５のトランジスタを有し、
前記第５のトランジスタのゲートは、前記クロック信号線と電気的に接続され、
前記第５のトランジスタのソース又はドレイン一方は、前記第２のトランジスタのゲートと電気的に接続されている半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。また、半導体装置を具備する表示装置、特に半導体装置
を具備する液晶表示装置、及び当該液晶表示装置を具備する電子機器に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
近年、液晶表示装置や発光装置などの表示装置は、液晶テレビなどの大型表示装置の増加
から、活発に開発が進められている。特に絶縁体上に非結晶半導体により形成されたトラ
ンジスタを用いて、画素回路、及びシフトレジスタ回路等を含む駆動回路（以下、内部回
路という）を一体形成する技術は、低消費電力化、低コスト化に大きく貢献するため、活
発に開発が進められている。絶縁体上に形成された内部回路は、ＦＰＣ等を介して絶縁体
の外に配置されたコントローラＩＣ等（以下、外部回路という）と接続され、その動作が
制御されている。
【０００３】
また、絶縁体上に一体形成された内部回路として、非結晶半導体のトランジスタを用いて
構成されるシフトレジスタが考案されている（特許文献１参照）。
【０００４】
しかしながら、非結晶半導体のトランジスタの特性は、オンする時間、又は印加電圧に応
じて、劣化してしまう問題があった。これを解決するために、２つのトランジスタを並列
に接続して、トランジスタを順にオンすることで、トランジスタの特性劣化を抑制するこ
とが考案されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
特開２００４－７８１７２号公報
【非特許文献】
【０００６】
ＳＩＤ ’０５ＤＩＧＥＳＴＰ３４８～Ｐ３５１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記、非特許文献１では、詳しい駆動方法が開示されていない。また、並列に接続された
２つのトランジスタを１つずつ制御するためには、回路規模が大きい制御回路が必要にな
る。
【０００８】
このような問題点に鑑み、本発明では、比較的回路規模が小さい制御回路を用いたフリッ
プフロップ回路、シフトレジスタ、及びこのようなシフトレジスタを具備する半導体装置
、並びに表示装置、及び当該表示装置を具備する電子機器を提供することを目的とする。
【０００９】
また、本発明では、従来技術とは別のトランジスタの特性劣化を抑制する駆動方法を用い
たフリップフロップ回路、シフトレジスタ、及びこのようなシフトレジスタを具備する半
導体装置、並びに表示装置、及び当該表示装置を具備する電子機器を提供することを目的
とする。
【課題を解決するための手段】
【００１０】
本発明の半導体装置の一は、第１のトランジスタと、第２のトランジスタと、第３のトラ
ンジスタと、第４のトランジスタとを有し、第１のトランジスタのゲート及び第１端子が
第１の配線に電気的に接続され、第１のトランジスタの第２端子が第４のトランジスタの
ゲートに電気的に接続され、第２のトランジスタのゲートが第２の配線に電気的に接続さ
れ、第２のトランジスタの第１端子が第４の配線に電気的に接続され、第２のトランジス
タの第２端子が第４のトランジスタのゲートに電気的に接続され、第３のトランジスタの
ゲートが第３の配線に電気的に接続され、第３のトランジスタの第１端子が第４の配線に
電気的に接続され、第３のトランジスタの第２端子が第４のトランジスタのゲートに電気
的に接続され、第４のトランジスタの第１端子が第４の配線に電気的に接続され、第４の
トランジスタの第２端子が第５の配線に電気的に接続されていることを特徴とする構成で
ある。
（【００１１】以降は省略されています）

関連特許