特許ウォッチ

公開番号2025101356
公報種別公開特許公報(A)
公開日2025-07-07
出願番号2023218156
出願日2023-12-25
発明の名称演算増幅器
出願人日清紡マイクロデバイス株式会社
代理人弁理士法人栄光事務所
主分類H03F 3/45 20060101AFI20250630BHJP(基本電子回路)
要約【課題】トリミングの精度を向上した演算増幅器を提供する。
【解決手段】抵抗Rp11及び抵抗Rp12は、差動トランジスタQ1に直列接続される。抵抗Rm11及び抵抗Rm12は、差動トランジスタQ2に直列接続される。トリミング抵抗Rtp,Rtmは、抵抗Rp11及び抵抗Rp12の接続点と、抵抗Rm11及び抵抗Rm12の接続点との間に直列接続される。電流源4は、トリミング抵抗Rtpとトリミング抵抗Rtmとの間に接続され、トリミング抵抗Rtp,Rtmに電流I2を供給する。
【選択図】図1
特許請求の範囲【請求項１】
第１の差動トランジスタ及び第２の差動トランジスタと、
第１の電源電圧が供給される第１の電源端子と、前記第１の差動トランジスタ及び前記第２の差動トランジスタのエミッタ又はソースとの間に接続された第１の電流回路と、
前記第１の差動トランジスタのコレクタ又はドレインと、第２の電源電圧が供給される第２の電源端子との間に接続された第１の抵抗素子と、
前記第２の差動トランジスタのコレクタ又はドレインと、前記第２の電源端子との間に接続された第２の抵抗素子とを備えた演算増幅器であって、
第２の電流回路と、
前記第２の電流回路からの電流が分流される、抵抗値が調整可能な第１の調整抵抗及び第２の調整抵抗とを備え、
前記第１の調整抵抗に流れる電流が、前記第１の差動トランジスタのコレクタ電位又はドレイン電位を調整し、
前記第２の調整抵抗に流れる電流が、前記第２の差動トランジスタのコレクタ電位又はドレイン電位を調整する、
演算増幅器。
続きを表示（約 1,500 文字）【請求項２】
請求項１に記載の演算増幅器であって、
前記第１の抵抗素子は、互いに直列接続された第３の抵抗と第４の抵抗とを有し、
前記第２の抵抗素子は、互いに直列接続された第５の抵抗と第６の抵抗とを有し、
前記第１の調整抵抗及び前記第２の調整抵抗が、前記第３の抵抗及び前記第４の抵抗の接続点と、前記第５の抵抗及び前記第６の抵抗の接続点との間に直列接続された、
演算増幅器。
【請求項３】
請求項１に記載の演算増幅器であって、
前記第１の電流回路と前記第１の差動トランジスタと間に直列接続された第３の抵抗及び第４の抵抗と、
前記第１の電流回路と前記第２の差動トランジスタと間に直列接続された第５の抵抗及び第６の抵抗とを備え、
前記第１の調整抵抗及び前記第２の調整抵抗が、前記第３の抵抗及び前記第４の抵抗の接続点と、前記第５の抵抗及び前記第６の抵抗の接続点との間に直列接続された、
演算増幅器。
【請求項４】
請求項１に記載の演算増幅器において、
前記第１の差動トランジスタのコレクタ又はドレインと前記第１の電源端子との間に、前記第１の抵抗素子と直列接続された第３のトランジスタと、
前記第２の差動トランジスタのコレクタ又はドレインと前記第１の電源端子との間に、前記第２の抵抗素子に直列接続された第４のトランジスタとを備えた、
演算増幅器。
【請求項５】
請求項４に記載の演算増幅器において、
前記第１の差動トランジスタのコレクタ又はドレインと前記第１の電源端子との間に、前記第３のトランジスタ及び前記第１の抵抗素子に直列接続された第３の抵抗及び第４の抵抗と、
前記第２の差動トランジスタのコレクタ又はドレインと前記第１の電源端子との間に、前記第４のトランジスタ及び前記第２の抵抗素子に直列接続された第５の抵抗及び第６の抵抗と、
前記第１の調整抵抗及び前記第２の調整抵抗が、前記第３の抵抗及び前記第４の抵抗の接続点と、前記第５の抵抗及び前記第６の抵抗の接続点との間に直列接続された、
演算増幅器。
【請求項６】
請求項２，３，５の何れか１項に記載の演算増幅器において、
前記第１の差動トランジスタ側に接続された前記第３の抵抗の抵抗値が、前記第４の抵抗の抵抗値よりも高く設けられ、
前記第２の差動トランジスタ側に接続された前記第５の抵抗の抵抗値が、前記第６の抵抗の抵抗値よりも高く設けられた、
演算増幅器。
【請求項７】
請求項１に記載の演算増幅器において、
前記第１の電流回路及び前記第２の電流回路は、同じ電気的特性を有している、
演算増幅器。
【請求項８】
請求項１に記載の演算増幅器において、
前記第２の電流回路から供給される電流が、オンオフ可能に設けられた、
演算増幅器。
【請求項９】
請求項１に記載の演算増幅器において、
第３の電流回路と、
前記第３の電流回路からの電流が分流され、前記第１の調整抵抗及び前記第２の調整抵抗に並列接続された、抵抗値が調整可能な第３の調整抵抗及び第４の調整抵抗とを備え、
前記第２の電流回路及び前記第３の電流回路から供給される電流が、オンオフ可能に設けられ、
前記第３の調整抵抗に流れる電流が、前記第１の差動トランジスタのコレクタ電位又はドレイン電位を調整し、
前記第４の調整抵抗に流れる電流が、前記第２の差動トランジスタのコレクタ電位又はドレイン電流を調整する、
演算増幅器。

発明の詳細な説明【技術分野】
【０００１】
本発明は、演算増幅器に関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
従来、演算増幅器として図１２に示されたものが提案されている（非特許文献１）。図１２に示すように、演算増幅器１００は、エミッタが共通接続された差動トランジスタＱ１，Ｑ２と、差動トランジスタＱ１，Ｑ２に電流を供給する電流源２と、差動トランジスタＱ１に直列接続されたトリミング抵抗Ｒｔｐ３と、差動トランジスタＱ２に直列接続されたトリミング抵抗Ｒｔｍ３とを備えている。
【０００３】
トリミング抵抗Ｒｔｐ３，Ｒｔｍ３を調整することにより、演算増幅器１００の入力オフセット電圧を０に調整することができる。なお、トリミング抵抗を調整する技術については、非特許文献２に記載されている。
【０００４】
高速アンプでは、電流源２の電流値を大きくする必要がある。また、同相入力電圧が負電源電圧ＶＥＥまで低下しても差動トランジスタＱ１，Ｑ２が飽和しないようにトリミング抵抗Ｒｔｐ３，Ｒｔｍ３の抵抗値が低く設計されている。このため、トリミングの精度を上げるのが困難である、という課題があった。
【先行技術文献】
【非特許文献】
【０００５】
日清紡マイクロデバイス株式会社、“１回路入り単電源高速オペアンプ”、［ｏｎｌｉｎｅ］、［令和５年１０月５日検索］、インターネット、＜https://www.nisshinbo-microdevices.co.jp/ja/pdf/datasheet/NJM2716_J.pdf＞
Ｐ．Ｒ．グレイ／Ｐ．Ｊ．フルスト／Ｓ．Ｈ．レビス／Ｒ．Ｇ．メイヤー〔共著〕、「システムＬＳＩのためのアナログ集積回路設計技術上」培風館ｐ．５６２－５６３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、トリミングの精度を向上した演算増幅器を提供することにある。
【課題を解決するための手段】
【０００７】
前述した目的を達成するために、本発明に係る演算増幅器は、下記［１］～［９］を特徴としている。
［１］
第１の差動トランジスタ及び第２の差動トランジスタと、
第１の電源電圧が供給される第１の電源端子と、前記第１の差動トランジスタ及び前記第２の差動トランジスタのエミッタ又はソースとの間に接続された第１の電流回路と、
前記第１の差動トランジスタのコレクタ又はドレインと、第２の電源電圧が供給される第２の電源端子との間に接続された第１の抵抗素子と、
前記第２の差動トランジスタのコレクタ又はドレインと、前記第２の電源端子との間に接続された第２の抵抗素子とを備えた演算増幅器であって、
第２の電流回路と、
前記第２の電流回路からの電流が分流される、抵抗値が調整可能な第１の調整抵抗及び第２の調整抵抗とを備え、
前記第１の調整抵抗に流れる電流が、前記第１の差動トランジスタのコレクタ電位又はドレイン電位を調整し、
前記第２の調整抵抗に流れる電流が、前記第２の差動トランジスタのコレクタ電位又はドレイン電位を調整する、
演算増幅器であること。
［２］
［１］に記載の演算増幅器であって、
前記第１の抵抗素子は、互いに直列接続された第３の抵抗と第４の抵抗とを有し、
前記第２の抵抗素子は、互いに直列接続された第５の抵抗と第６の抵抗とを有し、
前記第１の調整抵抗及び前記第２の調整抵抗が、前記第３の抵抗及び前記第４の抵抗の接続点と、前記第５の抵抗及び前記第６の抵抗の接続点との間に直列接続された、
演算増幅器であること。
［３］
［１］に記載の演算増幅器であって、
前記第１の電流回路と前記第１の差動トランジスタと間に直列接続された第３の抵抗及び第４の抵抗と、
前記第１の電流回路と前記第２の差動トランジスタと間に直列接続された第５の抵抗及び第６の抵抗とを備え、
前記第１の調整抵抗及び前記第２の調整抵抗が、前記第３の抵抗及び前記第４の抵抗の接続点と、前記第５の抵抗及び前記第６の抵抗の接続点との間に直列接続された、
演算増幅器であること。
［４］
［１］に記載の演算増幅器において、
前記第１の差動トランジスタのコレクタ又はドレインと前記第１の電源端子との間に、前記第１の抵抗素子と直列接続された第３のトランジスタと、
前記第２の差動トランジスタのコレクタ又はドレインと前記第１の電源端子との間に、前記第２の抵抗素子に直列接続された第４のトランジスタとを備えた、
演算増幅器であること。
［５］
［４］に記載の演算増幅器において、
前記第１の差動トランジスタのコレクタ又はドレインと前記第１の電源端子との間に、前記第３のトランジスタ及び前記第１の抵抗素子に直列接続された第３の抵抗及び第４の抵抗と、
前記第２の差動トランジスタのコレクタ又はドレインと前記第１の電源端子との間に、前記第４のトランジスタ及び前記第２の抵抗素子に直列接続された第５の抵抗及び第６の抵抗と、
前記第１の調整抵抗及び前記第２の調整抵抗が、前記第３の抵抗及び前記第４の抵抗の接続点と、前記第５の抵抗及び前記第６の抵抗の接続点との間に直列接続された、
演算増幅器であること。
［６］
［２］，［３］，［５］の何れか１項に記載の演算増幅器において、
前記第１の差動トランジスタ側に接続された前記第３の抵抗の抵抗値が、前記第４の抵抗の抵抗値よりも高く設けられ、
前記第２の差動トランジスタ側に接続された前記第５の抵抗の抵抗値が、前記第６の抵抗の抵抗値よりも高く設けられた、
演算増幅器であること。
［７］
［１］に記載の演算増幅器において、
前記第１の電流回路及び前記第２の電流回路は、同じ電気的特性を有している、
演算増幅器であること。
［８］
［１］に記載の演算増幅器において、
前記第２の電流回路から供給される電流が、オンオフ可能に設けられた、
演算増幅器であること。
［９］
［１］に記載の演算増幅器において、
第３の電流回路と、
【発明の効果】
【０００８】
本発明によれば、トリミングの精度を向上した演算増幅器を提供できる。
【０００９】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【００１０】
図１は、第１実施形態における本発明の演算増幅器の一実施形態を示す回路図である。
図２は、図１に示すトリミング抵抗のトリミングについて説明するための説明図である。
図３は、図１に示す本実施形態の演算増幅器において、抵抗調整量ΔＲに対する入力オフセット電圧のシフト量ΔＶｉｏをシミュレーションした結果を示すグラフである。
図４は、図１２に示す従来の演算増幅器において、抵抗値調整量ΔＲに対する入力オフセット電圧のシフト量ΔＶｉｏをシミュレーションした結果を示すグラフである。
図５は、図１に示す電流源２，４の温度特性が異なる場合と、同じ場合とにおいて、温度に応じた入力オフセット電圧を示すグラフである。
図６は、第２実施形態における本発明の演算増幅器の一実施形態を示す回路図である。
図７は、第３実施形態における本発明の演算増幅器の一実施形態を示す回路図である。
図８は、第４実施形態における本発明の演算増幅器の一実施形態を示す回路図である。
図９は、第５実施形態における本発明の演算増幅器の一実施形態を示す回路図である。
図１０は、第６実施形態における本発明の演算増幅器の一実施形態を示す回路図である。
図１１は、第７実施形態における本発明の演算増幅器の一実施形態を示す回路図である。
図１２は、従来の演算増幅器の一例を示す回路図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許