特許ウォッチ

公開番号2025088475
公報種別公開特許公報(A)
公開日2025-06-11
出願番号2023203191
出願日2023-11-30
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03K 17/687 20060101AFI20250604BHJP(基本電子回路)
要約【課題】回路動作を適切に抑制する半導体装置を提供する。
【解決手段】半導体装置100の回路200は、第1電圧を出力する第1回路、それとは異なる第2電圧を出力する第2回路、前記回路が共有するパッドに接続され、第1回路に含まれる第1P型トランジスタ40、第1電圧と第2電圧を比較し、比較結果信号を出力する比較回路70、比較結果信号のレベルに応じて、トランジスタ40のベースに印加する電位を第1電圧又は第2電圧に切り替える切替回路60並びにソース及びゲートが第1P型トランジスタのゲートと切替回路とに接続され、ドレインが第2P型トランジスタ13のドレインとトランジスタ40のゲートに接続され、ゲートがトランジスタ13のゲートと制御回路11に接続され、ソースが接地されるN型トランジスタ14を含み、制御回路から出力される信号の電位を反転してトランジスタ40のゲートに印加するCMOSインバータ回路12を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１出力電圧を出力する第１回路と、
前記第１出力電圧とは異なり液晶ディスプレイを駆動する第２出力電圧を出力する第２回路と、
前記第１出力電圧及び前記第２出力電圧の少なくとも一方を前記液晶ディスプレイの駆動回路に供給し、前記第１回路及び前記第２回路が共用する端子であるパッドと、
前記第１回路に含まれ、前記パッドに接続される第１Ｐ型トランジスタと、
前記第１出力電圧と前記第２出力電圧を比較し、比較結果に対応するハイレベル又はロウレベルの電位の信号である比較結果信号を出力する比較回路と、
前記比較結果信号のレベルに応じて、前記第１Ｐ型トランジスタのベースに印加する電位を、前記第１出力電圧又は前記第２出力電圧に切り替える切替回路と、
ソース及びゲートが前記第１Ｐ型トランジスタのゲートと前記切替回路とに接続され、前記ゲートが制御回路に接続され、ドレインが前記第１Ｐ型トランジスタのゲートに接続される第２Ｐ型トランジスタと、ドレインが前記第２Ｐ型トランジスタのドレインと前記第１Ｐ型トランジスタのゲートに接続され、ゲートが前記第２Ｐ型トランジスタのゲートと前記制御回路に接続され、ソースが接地されるＮ型トランジスタとを含み、前記制御回路から出力される特定電位の信号の電位を反転して前記第１Ｐ型トランジスタのゲートに印加するＣＭＯＳ型インバータ回路と、
を備える、半導体装置。
続きを表示（約 57 文字）【請求項２】
前記第１回路は、前記ＣＭＯＳ型インバータ回路を備える、請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
特許文献１には、端子に入力される信号の電圧が電源端子に入力される電源電圧以上になった場合、電源端子に電流が流れることを抑制するアナログスイッチ回路が開示されている。特許文献１のアナログスイッチ回路は、端子に入力されるＶＡ電圧が電源端子Ｄに入力される電源電圧以上となった場合でもオフ状態を維持し続ける。これにより、電源端子Ｄに入力されるＶＤＤ電圧よりも端子Ａに入力されるＶＡ電圧が高い場合でも、電源端子に電流が流れることを抑制している。
【０００３】
一方、電源電圧ＶＤＤなどを出力する汎用ポートである入出力ポートと、ＬＣＤドライバに供給する電圧ＶＬを出力するＬＣＤポートとを共有する端子であるＰＡＤを備えた半導体装置の場合、入出力ポートは、ＰＡＤに接続される第１Ｐ型ＭＯＳＦＥＴ（ＰＭＯＳ１）と、出力がＰＭＯＳ１のゲートに接続されるＣＭＯＳスイッチとを有する場合がある。
【０００４】
ＣＭＯＳスイッチは、互いに異なるチャネル型を有し並列接続される第２Ｐ型ＭＯＳＦＥＴ（ＰＭＯＳ２）及びＮ型ＭＯＳＦＥＴ（ＮＭＯＳ）を含むアナログスイッチ回路と解釈してよい。
【先行技術文献】
【特許文献】
【０００５】
特許第６８９００１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような半導体装置では、電源電圧ＶＤＤと電圧ＶＬの電圧を選択する電圧選択回路で選択された電圧を、上記のＰＭＯＳ１を介して、ＰＡＤに印加する場合、以下のような問題を生じ得る。
【０００７】
具体的には、ＰＭＯＳ１がオンからオフになるとき、ＣＭＯＳスイッチの入力電圧（Ｎ１）は、特定の電圧ＶＳＳから電源電圧ＶＤＤに変化する。このとき、ＰＭＯＳ２のゲート電圧は、電源電圧ＶＤＤと等しいため、ＰＭＯＳ２はオフ状態になる。
【０００８】
このため、ＣＭＯＳスイッチの出力電圧（Ｎ２）、つまりＰＭＯＳ１のゲート電圧は、ＰＭＯＳ１がオン状態からオフ状態に変化するまでに、一定時間を要し得る。つまり、従来技術は、ＣＭＯＳスイッチを利用してＰＭＯＳ１のゲート電圧を制御するため、ＰＭＯＳ１のスイッチング動作が遅延し得る。すなわち、ＰＭＯＳ１がオン状態からオフ状態に遷移するまでに一定の遅延が生じ得る。従って、電圧選択回路で選択された電圧がＰＡＤに反映されるまでに遅延が生じ得る。
【０００９】
このように、従来技術では、入出力ポートとＬＣＤポートとを共有するＰＡＤである端子を備えた半導体装置が有する回路（ＰＭＯＳ１など）の動作を制御する上で改善の余地がある。
【００１０】
本開示は、上記の事情を踏まえ、回路の動作を適切に抑制し得る半導体装置を提供することを目的とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許