特許ウォッチ

公開番号2025085353
公報種別公開特許公報(A)
公開日2025-06-05
出願番号2023199167
出願日2023-11-24
発明の名称半導体装置および半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 30/66 20250101AFI20250529BHJP()
要約【課題】炭化珪素半導体装置において、ゲート引き上げ部のトレンチの肩部における電界集中を防止する。
【解決手段】半導体装置(100)は、ゲート配線(10)の一部がトレンチ(8)から半導体基板(1)の上面に引き上げられる領域であるゲート引き上げ部(103)を備える。ゲート引き上げ部(103)のトレンチ(8)の側壁は、半導体基板(1)の上面に垂直な垂直部(8a)と、半導体基板(1)の上面に平行な水平部(8a)と、垂直部(8a)と水平部(8a)との間に設けられた傾斜部(8b)とを備える。傾斜部(8b)は、トレンチ(8)の幅が上に向けて広がるように傾斜し、断面視で直線状である。断面視において、垂直部(8a)と傾斜部(8b)とがなす角部は、垂直部(8a)の接線(L1)と傾斜部(8b)の接線(L2)とに挟まれた領域からトレンチ(8)の内側に突出していない。
【選択図】図1
特許請求の範囲【請求項１】
炭化珪素からなる半導体基板と、
前記半導体基板の上面に形成されたトレンチと、
前記トレンチの内面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成され、前記トレンチに埋め込まれたゲート配線と、
前記ゲート配線の一部が前記トレンチから前記半導体基板の前記上面に引き上げられる領域であるゲート引き上げ部と、
を備え、
前記ゲート引き上げ部の前記トレンチの側壁は、
前記半導体基板の前記上面に垂直な垂直部と、
前記トレンチの上部に位置し、前記半導体基板の前記上面に平行な水平部と、
前記トレンチの肩部に位置し、前記垂直部と前記水平部との間に設けられた傾斜部と、
を備え、
前記傾斜部は、前記トレンチの幅が上に向けて広がるように傾斜し、断面視で直線状であり、
断面視において、前記垂直部と前記傾斜部とがなす角部は、前記垂直部の接線と前記傾斜部の接線とに挟まれた領域から前記トレンチの内側に突出していない、
半導体装置。
続きを表示（約 770 文字）【請求項２】
前記トレンチは、第１導電型のドリフト層にまで達しており、
前記トレンチの底部に、第２導電型の電界緩和層が形成されている、
請求項１に記載の半導体装置。
【請求項３】
前記トレンチの前記側壁の一部に、前記電界緩和層に接続する前記第２導電型の不純物層が形成されている、
請求項２に記載の半導体装置。
【請求項４】
前記ゲート引き上げ部において、前記半導体基板における少なくとも前記トレンチの前記垂直部と隣接する部分は、Ｐ型の半導体層である、
請求項１から請求項３のいずれか一つに記載の半導体装置。
【請求項５】
半導体基板の上面上にマスクを形成する工程と、
前記マスクを用いたエッチングにより、前記半導体基板に前記上面に垂直な垂直部を有するトレンチを形成する工程と、
前記マスクを縮小させる工程と、
縮小された前記マスクを用いたエッチングにより、前記トレンチの肩部に傾斜部を形成する第１のエッチング工程と、
前記第１のエッチング工程の後に、縮小された前記マスクを用いたエッチングにより、前記垂直部と前記傾斜部とがなす角部をエッチングする第２のエッチング工程と、
を備える半導体装置の製造方法。
【請求項６】
前記第１のエッチング工程の前記エッチングは、異方性エッチングであり、
前記第２のエッチング工程の前記エッチングは、等方性エッチングである、
請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１のエッチング工程でのエッチング量よりも、前記マスクを縮小する工程でのエッチング量が少ない、
請求項５または請求項６に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
トレンチゲート型半導体素子を備える半導体装置では、トレンチに埋め込まれたゲート配線をゲートパッドと電気的に接続させるために、ゲート配線の一部を基板上に引き上げるための領域である「ゲート引き上げ部」が設けられる。ゲート引き上げ部においては、ゲート絶縁膜の絶縁破壊を防止するために、トレンチの上端部、すなわち、基板の表面とトレンチの側面との間にある角部の形状を緩やかにすることが望ましい。以下、トレンチの上端部を「トレンチの肩部」という。
【０００３】
例えば下記の特許文献１には、トレンチゲート型のＭＯＳＦＥＴのゲート配線が埋め込まれたトレンチの肩部をラウンド形状にして、ゲート耐圧の低下やチャネル抵抗の増加を抑制する技術が開示されている。また、下記の特許文献２には、複数のエッチングプロセスを組み合わせて、トレンチの肩部のみに傾斜を持たせる技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－１６４８６５号公報
特開２０１６－０４８７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術では、トレンチの肩部をラウンド形状にするために熱プロセスが用いられる。そのため、半導体装置製造のタクトタイムが長くなる問題や、トレンチ側壁の原子の拡散や再配列が生じてチャネル領域がｎ型あるいはｉ型に変化し、チャネル部に電流リークが発生する問題が生じる。特に、トレンチ側壁に不純物層を形成する場合には、トレンチ側壁に注入した不純物が不均一に失われる問題や、トレンチ側壁の不純物を注入した部分に局所的な増速酸化が生じてトレンチ側壁の一様な傾斜が得られないという問題も生じ、半導体装置の特性が不安定になりやすい。
【０００６】
一方、特許文献２の技術では、トレンチの肩部のみの形状が加工されるため、トレンチ側壁に不純物層を形成する場合でも、半導体装置の特性が安定しやすい。しかし、ドライエッチプロセスでトレンチの肩部に傾斜部を形成するときに、トレンチの傾斜部と垂直部とがなす角部がトレンチの内側に突出し、その突出した箇所でゲート絶縁膜の信頼性が低下する。
【０００７】
特に、炭化珪素（ＳｉＣ）半導体装置において、ゲート引き上げ部のトレンチの傾斜部と垂直部とがなす角部が突出していると、半導体基板とゲート配線との間に電圧が生じたときに半導体素子のゲートに高い電圧が印加されて当該角部に電界が集中してゲート酸化膜が破壊されたり、空乏層を広げるためにゲートに負バイアスを印加しながらドレイン－ソース間に電圧を印加したときに当該角部に電界が集中してゲート酸化膜が破壊されたりする、ＳｉＣ半導体装置に特有の破壊モードが本開示に係る技術の考案者によって確認された。
【０００８】
本開示は以上のような課題を解決するためになされたものであり、トレンチゲート型の炭化珪素半導体装置において、ゲート引き上げ部のトレンチの肩部における電界集中を防止することを目的とする。
【課題を解決するための手段】
【０００９】
本開示に係る半導体装置は、炭化珪素からなる半導体基板と、前記半導体基板の上面に形成されたトレンチと、前記トレンチの内面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成され、前記トレンチに埋め込まれたゲート配線と、前記ゲート配線の一部が前記トレンチから前記半導体基板の前記上面に引き上げられる領域であるゲート引き上げ部と、を備え、前記ゲート引き上げ部の前記トレンチの側壁は、前記半導体基板の前記上面に垂直な垂直部と、前記トレンチの上部に位置し、前記半導体基板の前記上面に平行な水平部と、前記トレンチの肩部に位置し、前記垂直部と前記水平部との間に設けられた傾斜部と、を備え、前記傾斜部は、前記トレンチの幅が上に向けて広がるように傾斜し、断面視で直線状であり、断面視において、前記垂直部と前記傾斜部とがなす角部は、前記垂直部の接線と前記傾斜部の接線とに挟まれた領域から前記トレンチの内側に突出していない。
【発明の効果】
【００１０】
本開示によれば、ゲート引き上げ部のトレンチの肩部における電界集中が抑制されることで、ゲート酸化膜の破壊を防止でき、半導体装置の信頼性が向上する。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許