特許ウォッチ

公開番号2025064629
公報種別公開特許公報(A)
公開日2025-04-17
出願番号2023174537
出願日2023-10-06
発明の名称半導体モジュール
出願人三菱電機株式会社
代理人弁理士法人深見特許事務所
主分類H03K 17/00 20060101AFI20250410BHJP(基本電子回路)
要約【課題】正常な駆動能力設定が可能な半導体モジュールを提供する。
【解決手段】本開示に係る半導体モジュールは、高電位側駆動回路と、低電位側駆動回路とを備える。高電位側駆動回路は、第1データ信号、イネーブル信号および第1クロック信号をそれぞれ受信する第1受信端子と、第1シフトレジスタと、第1クロック信号を低電位側駆動回路に第2クロック信号として出力する第1出力端子とを含む。低電位側駆動回路は、第2データ信号、イネーブル信号および第2クロック信号をそれぞれ受信する第2受信端子と、第2シフトレジスタと、第2シフトレジスタの最終段のフリップフロップに保持された第2データ信号を第1データ信号として高電位側駆動回路に出力する第2出力端子とを含む。
【選択図】図1
特許請求の範囲【請求項１】
第１電位と前記第１電位よりも低い第２電位との間に直列に接続され、相補的に動作する第１および第２スイッチ素子と、
前記第１スイッチ素子の第１ゲートと接続され、第１ドライブ信号の入力を受けて前記第１ゲートへの出力を調整可能な第１ドライバを含む高電位側駆動回路と、
前記第２スイッチ素子の第２ゲートと接続され、第２ドライブ信号の入力を受けて前記第２ゲートへの出力を調整可能な第２ドライバを含む低電位側駆動回路とを備え、
前記高電位側駆動回路は、
第１データ信号、イネーブル信号および第１クロック信号をそれぞれ受信する第１受信端子と、
複数のフリップフロップがカスケード接続されて構成され、前記第１クロック信号及び前記イネーブル信号に応じて前記第１データ信号が前記フリップフロップに記録され、前記フリップフロップに前記データ信号が記憶される毎に記録されていたデータが、隣のフリップフロップに移動する第１シフトレジスタと、
前記イネーブル信号に応じて前記第１のシフトレジスタの前記複数のフリップフロップの記録内容を抽出して記録する第１設定値保持部と、
前記第１設定値保持部の記録に応じて前記第１ドライバの出力電流能力を可変させるための第１デコーダと、
前記第１クロック信号を前記低電位側駆動回路に第２クロック信号として出力する第１出力端子とを含み、
前記低電位側駆動回路は、
第２データ信号、前記イネーブル信号および前記第２クロック信号をそれぞれ受信する第２受信端子と、
複数のフリップフロップがカスケード接続されて構成され、前記第２クロック信号及び前記イネーブル信号に応じて前記第２データ信号が前記フリップフロップに記録され、前記フリップフロップに前記第２データ信号が記憶される毎に記録されていたデータが、隣のフリップフロップに移動する第２シフトレジスタと、
前記イネーブル信号に応じて前記第２シフトレジスタの前記複数のフリップフロップの記録内容を抽出して記録する第２設定値保持部と、
前記第２設定値保持部の記録に応じて前記第２ドライバの出力電流能力を可変させるための第２デコーダと、
前記第２シフトレジスタの最終段のフリップフロップに保持された前記第２データ信号を前記第１データ信号として前記高電位側駆動回路に出力する第２出力端子とを含む、半導体モジュール。
続きを表示（約 1,400 文字）【請求項２】
前記第２受信端子のうちの前記第２クロック信号は、前記第１クロック信号よりも遅延した信号である、請求項１記載の半導体モジュール。
【請求項３】
前記高電位側駆動回路は、前記第１ドライブ信号を高電位にレベルシフトして前記第１ドライバに出力する第１レベルシフト部をさらに含む、請求項１記載の半導体モジュール。
【請求項４】
前記第１設定値保持部は、
前記イネーブル信号に応じて前記第１のシフトレジスタの前記複数のフリップフロップの記録内容を抽出して記録する低電圧側設定値保持部と、
前記低電圧側設定値保持部の保持情報を高電位にレベルシフトする第２レベルシフト部と、
前記レベルシフト部を介して接続され、前記低電圧側設定値保持部に記録されていた情報と同一の情報を記録する高電圧側設定値保持部とを含む、請求項３記載の半導体モジュール。
【請求項５】
第１電位と前記第１電位よりも低い第２電位との間に直列に接続され、相補的に動作する第１および第２スイッチ素子と、
前記第１スイッチ素子の第１ゲートと接続され、第１ドライブ信号の入力を受けて前記第１ゲートへの出力を調整可能な第１ドライバを含む高電位側駆動回路と、
前記第２スイッチ素子の第２ゲートと接続され、第２ドライブ信号の入力を受けて前記第２ゲートへの出力を調整可能な第２ドライバを含む低電位側駆動回路とを備え、
前記高電位側駆動回路は、
第１データ信号、イネーブル信号および第１クロック信号をそれぞれ受信する第１受信端子と、
複数のフリップフロップがカスケード接続されて構成され、前記第１クロック信号及び前記イネーブル信号に応じて前記第１データ信号が前記フリップフロップに記録され、前記フリップフロップに前記データ信号が記憶される毎に記録されていたデータが、隣のフリップフロップに移動する第１シフトレジスタと、
前記イネーブル信号に応じて前記第１のシフトレジスタの前記複数のフリップフロップの記録内容を抽出して記録する第１設定値保持部と、
前記第１設定値保持部の記録に応じて前記第１ドライバの出力電流能力を可変させるための第１デコーダと、
前記第１シフトレジスタの最終段のフリップフロップに保持された前記第１データ信号を第２データ信号として前記低電位側駆動回路に出力する第１出力端子とを含み、
前記低電位側駆動回路は、
前記第２データ信号、前記イネーブル信号および第２クロック信号をそれぞれ受信する第２受信端子と、
複数のフリップフロップがカスケード接続されて構成され、前記第２クロック信号及び前記イネーブル信号に応じて前記第２データ信号が前記フリップフロップに記録され、前記フリップフロップに前記第２データ信号が記憶される毎に記録されていたデータが、隣のフリップフロップに移動する第２シフトレジスタと、
前記イネーブル信号に応じて前記第２シフトレジスタの前記複数のフリップフロップの記録内容を抽出して記録する第２設定値保持部と、
前記第２設定値保持部の記録に応じて前記第２ドライバの出力電流能力を可変させるための第２デコーダと、
前記第２クロック信号を前記高電位側駆動回路に前記第１クロック信号として出力する第２出力端子とを含む、半導体モジュール。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体モジュールに関し、特にパワートランジスタと、パワートランジスタを駆動する駆動回路とを内蔵した半導体モジュールに関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
ＰＷＭ（pulse width modulation）信号の生成機能を有するＭＰＵ（micro processing unit）を内蔵し、外部のコントローラからの信号に基づいて、スイッチングデバイスを制御するＰＷＭ信号を内部で生成する半導体モジュールが知られている。
【０００３】
一方で、半導体モジュールの動作特性を変更できるようにするには、外部のコントローラと内部のコントローラとの間で通信を行い、変更のためのデータを外部から受けると共に、変更のタイミングを規定するトリガ信号も外部から受ける必要があり、そのための端子が必要となって、モジュールを小型化できないと言う問題があった。
【０００４】
この点で、特許文献１においては、小型化しつつ動作特性を変更可能な半導体モジュールが開示されている。
【０００５】
具体的には、特許文献１に示される半導体モジュールの構成においては、ハイサイド側とローサイド側にそれぞれ設けられた２つのシフトレジスタを直列に接続し、クロックを共通化して半導体モジュールを小型化する構成が開示されている。
【先行技術文献】
【特許文献】
【０００６】
特開２０２０－２０５７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一方で、クロックを共通化するクロックラインをワイヤ接続することにより、クロックラインに寄生容量がつくと、当該寄生容量に基づいて遅延により、データの誤取り込みが発生する可能性がある。これにより、駆動能力設定が正常な値とならないという課題があった。
【０００８】
本開示は、上記の課題を解決するためのものであって、正常な駆動能力設定が可能な半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示の半導体モジュールの一態様は、第１電位と第１電位よりも低い第２電位との間に直列に接続され、相補的に動作する第１および第２スイッチ素子と、第１スイッチ素子の第１ゲートと接続され、第１ドライブ信号の入力を受けて第１ゲートへの出力を調整可能な第１ドライバを含む高電位側駆動回路と、第２スイッチ素子の第２ゲートと接続され、第２ドライブ信号の入力を受けて第２ゲートへの出力を調整可能な第２ドライバを含む低電位側駆動回路とを備える。高電位側駆動回路は、第１データ信号、イネーブル信号および第１クロック信号をそれぞれ受信する第１受信端子と、複数のフリップフロップがカスケード接続されて構成され、第１クロック信号及びイネーブル信号に応じて第１データ信号がフリップフロップに記録され、フリップフロップにデータ信号が記憶される毎に記録されていたデータが、隣のフリップフロップに移動する第１シフトレジスタと、イネーブル信号に応じて第１のシフトレジスタの複数のフリップフロップの記録内容を抽出して記録する第１設定値保持部と、第１設定値保持部の記録に応じて第１ドライバの出力電流能力を可変させるための第１デコーダと、第１クロック信号を低電位側駆動回路に第２クロック信号として出力する第１出力端子とを含む。低電位側駆動回路は、第２データ信号、イネーブル信号および第２クロック信号をそれぞれ受信する第２受信端子と、複数のフリップフロップがカスケード接続されて構成され、第２クロック信号及びイネーブル信号に応じて第２データ信号がフリップフロップに記録され、フリップフロップに第２データ信号が記憶される毎に記録されていたデータが、隣のフリップフロップに移動する第２シフトレジスタと、イネーブル信号に応じて第２シフトレジスタの複数のフリップフロップの記録内容を抽出して記録する第２設定値保持部と、第２設定値保持部の記録に応じて第２ドライバの出力電流能力を可変させるための第２デコーダと、第２シフトレジスタの最終段のフリップフロップに保持された第２データ信号を第１データ信号として高電位側駆動回路に出力する第２出力端子とを含む。
【発明の効果】
【００１０】
ある開示に従う半導体モジュールは、正常な駆動能力設定が可能である。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許