特許ウォッチ

公開番号2025071237
公報種別公開特許公報(A)
公開日2025-05-02
出願番号2025025713,2023505288
出願日2025-02-20,2022-02-25
発明の名称積層基板の製造方法
出願人東京エレクトロン株式会社
代理人弁理士法人ITOH
主分類H01L 21/02 20060101AFI20250424BHJP(基本的電気素子)
要約【課題】半導体チップの損傷を抑制する、技術を提供する。
【解決手段】積層基板の製造方法は、下記の処理を含む。第1デバイス層と第1半導体基板と接合層と第2半導体基板とをこの順番で有し、前記第1半導体基板が前記第2半導体基板よりも薄い、積層基板を準備する。前記積層基板の前記第1デバイス層と、第3半導体基板に形成された第2デバイス層とを向かい合わせて接合する。前記第2半導体基板を透過するレーザー光線を前記接合層に照射し、前記第2半導体基板と前記第1半導体基板を剥離する。
【選択図】図1
特許請求の範囲【請求項１】
第１デバイス層と第１半導体基板と接合層と第２半導体基板とをこの順番で有し、前記第１半導体基板が前記第２半導体基板よりも薄い、積層基板を準備することと、
前記積層基板の前記第１デバイス層と、第３半導体基板に形成された第２デバイス層とを向かい合わせて接合することと、
前記第２半導体基板を透過するレーザー光線を前記接合層に照射し、前記第２半導体基板と前記第１半導体基板を剥離することと、
をこの順番で含む、積層基板の製造方法。
続きを表示（約 770 文字）【請求項２】
前記第２半導体基板と前記第１半導体基板を剥離した後に、前記接合層を除去することを含む、請求項１に記載の積層基板の製造方法。
【請求項３】
前記第２半導体基板と前記第１半導体基板を剥離した後に、前記第１半導体基板にビアを形成することを含む、請求項１に記載の積層基板の製造方法。
【請求項４】
前記第２半導体基板と前記第１半導体基板を剥離した後に、前記接合層の表面にマスクパターンを形成し、マスクパターンを用いて前記接合層をエッチングすることを含む、請求項１に記載の積層基板の製造方法。
【請求項５】
前記第３半導体基板と前記第２デバイス層との間には、剥離層が形成されており、
前記第２半導体基板と前記第１半導体基板を剥離した後に、前記第１半導体基板と前記第１デバイス層と前記第２デバイス層と前記剥離層とをダイシングすることと、
前記ダイシングした後に、前記第１半導体基板を、前記第３半導体基板とは反対側に配置したテープを介してフレームに装着することと、
前記第１半導体基板を前記フレームに装着した後、前記第３半導体基板を透過するレーザー光線を前記剥離層に照射し、前記第３半導体基板と前記第１半導体基板を剥離することと、
を含む、請求項１～４のいずれか１項に記載の積層基板の製造方法。
【請求項６】
前記接合層は、前記第１半導体基板の表面を熱酸化することで形成される熱酸化層を含む、請求項１～５のいずれか１項に記載の積層基板の製造方法。
【請求項７】
前記第１半導体基板及び前記第２半導体基板の各々がシリコンウェハであり、前記接合層がシリコン酸化層を含む、請求項１～６のいずれか１項に記載の積層基板の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、積層基板の製造方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１及び２には、ＳＯＩ基板の製造方法が記載されている。特許文献１に記載の製造方法は、下記（ａ）～（ｆ）の段階を備える。（ａ）第１ウェハの所定深さに埋め込み酸化膜層を形成した後、前記第１ウェハ上に酸化膜を形成する。（ｂ）前記埋め込み酸化膜層より深い深さの前記第１ウェハに水素埋め込み層を形成する。（ｃ）前記酸化膜上に第２ウェハを接合させる。（ｄ）前記埋め込み酸化膜層と前記水素埋め込み層との間の第１ウェハが露出されるように、前記水素埋め込み層の下部の第１ウェハを除去する。（ｅ）前記埋め込み酸化膜層と前記酸化膜との間の第１ウェハが露出されるように、（ｄ）で露出された前記第１ウェハ及び前記埋め込み酸化膜層を順次に除去する。（ｆ）（ｅ）で露出された前記第１ウェハの所定厚みを除去する。
【０００３】
特許文献２に記載の製造方法は、シリコン単結晶からなる活性層を形成するためのシリコン基板を用意し、シリコン基板の表面に埋込絶縁層を形成する。そして、埋込絶縁層を介して水素イオンを注入することで剥離用のイオン注入層を形成し、イオン注入層と埋込絶縁層の間にＡｒイオンなどを注入することでアモルファス層を形成する。そして、埋込絶縁層を介してシリコン基板と支持基板を貼り合せる。その後、加熱処理することでイオン注入層の場所でシリコン基板の一部をスマートカット法にて剥離させることで活性層を形成し、さらに加熱処理することでアモルファス層を多結晶化させてゲッタリングサイトとして機能する多結晶シリコン層を形成する。
【先行技術文献】
【特許文献】
【０００４】
日本国特開２００６－１７３５６８号公報
日本国特開２００９－２１８３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示の一態様は、半導体チップの損傷を抑制する、技術を提供する。
【課題を解決するための手段】
【０００６】
本開示の一態様に係る積層基板の製造方法は、下記の処理を含む。第１デバイス層と第１半導体基板と接合層と第２半導体基板とをこの順番で有し、前記第１半導体基板が前記第２半導体基板よりも薄い、積層基板を準備する。前記積層基板の前記第１デバイス層と、第３半導体基板に形成された第２デバイス層とを向かい合わせて接合する。前記第２半導体基板を透過するレーザー光線を前記接合層に照射し、前記第２半導体基板と前記第１半導体基板を剥離する。
【発明の効果】
【０００７】
本開示の一態様によれば、半導体チップの損傷を抑制することができる。
【図面の簡単な説明】
【０００８】
図１は、一実施形態に係る積層基板の製造方法を示すフローチャートである。
図２（Ａ）はＳ１０２の一例を示す断面図であり、図２（Ｂ）はＳ１０３の一例を示す断面図であり、図２（Ｃ）は図２（Ｂ）に続いてＳ１０３の一例を示す断面図である。
図３は、図１に続く処理の第１例を示すフローチャートである。
図４（Ａ）はＳ２０１の一例を示す断面図であり、図４（Ｂ）はＳ２０２の一例を示す断面図であり、図４（Ｃ）はＳ２０３の一例を示す断面図であり、図４（Ｄ）は図４（Ｃ）に続いてＳ２０３の一例を示す断面図であり、図４（Ｅ）はＳ２０４の一例を示す断面図である。
図５は、図１に続く処理の第２例を示すフローチャートである。
図６（Ａ）はＳ３０１の一例を示す断面図であり、図６（Ｂ）はＳ３０２の一例を示す断面図であり、図６（Ｃ）はＳ３０３の一例を示す断面図であり、図６（Ｄ）は図６（Ｃ）に続いてＳ３０３の一例を示す断面図であり、図６（Ｅ）はＳ３０４の一例を示す断面図である。
図７は、図１に続く処理の第３例を示すフローチャートである。
図８（Ａ）はＳ４０１の一例を示す断面図であり、図８（Ｂ）はＳ４０２の一例を示す断面図であり、図８（Ｃ）はＳ４０３の一例を示す断面図であり、図８（Ｄ）は図８（Ｃ）に続いてＳ４０３の一例を示す断面図であり、図８（Ｅ）はＳ４０４の一例を示す断面図である。
図９は、図３に続く処理の一例を示すフローチャートである。
図１０（Ａ）はＳ５０１の前に準備される積層基板の一例を示す断面図であり、図１０（Ｂ）はＳ５０１の一例を示す断面図であり、図１０（Ｃ）はＳ５０２の一例を示す断面図である。
図１１（Ａ）はＳ５０３の一例を示す断面図であり、図１１（Ｂ）はＳ５０４の一例を示す断面図であり、図１１（Ｃ）は図１１（Ｂ）に続いてＳ５０４の一例を示す断面図である。
図１２は、一実施形態に係る基板処理装置を示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本開示の実施形態について図面を参照して説明する。なお、各図面において同一の又は対応する構成には同一の符号を付し、説明を省略することがある。本明細書において、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向は互いに垂直な方向である。Ｘ軸方向及びＹ軸方向は水平方向、Ｚ軸方向は鉛直方向である。
【００１０】
図１及び図２を参照して、一実施形態に係る積層基板の製造方法について説明する。積層基板の製造方法は、例えば、図１に示すように、ステップＳ１０１～Ｓ１０７を含む。なお、積層基板の製造方法は、少なくともＳ１０１～Ｓ１０３を含めばよい。また、Ｓ１０４～Ｓ１０７の順番は図１の順番には限定されず、例えばＳ１０７の後でＳ１０６が実施されてもよい。
（【００１１】以降は省略されています）

関連特許