特許ウォッチ

公開番号2025076383
公報種別公開特許公報(A)
公開日2025-05-15
出願番号2024190294
出願日2024-10-30
発明の名称集積回路素子
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10D 1/68 20250101AFI20250508BHJP()
要約【課題】集積回路素子を提供する。
【解決手段】本発明の技術的思想は、下部電極;下部電極上に配置される誘電層;誘電層を挟んで前記下部電極と対面する上部電極;及び誘電層と上部電極との間に介在される界面構造体;を含み、該界面構造体は、第1界面層と第2界面層;及び第1界面層と第2界面層との間に介在される高バンドギャップ界面層;を含み、該高バンドギャップ界面層のバンドギャップは、第1界面層と第2界面層のバンドギャップよりも大きいことを特徴とする集積回路素子及びその製造方法を提供する。
【選択図】図1

特許請求の範囲【請求項１】
下部電極と、
前記下部電極上に配置される誘電層と、
前記誘電層を挟んで前記下部電極と対面する上部電極と、
前記誘電層と前記上部電極との間に配置される界面構造体と、を含み、
前記界面構造体は、
第１バンドギャップを有する第１物質を含む第１界面層と、
第２バンドギャップを有する第２物質を含む第２界面層と、
前記第１界面層と前記第２界面層との間に配置され、第３バンドギャップを有する第３物質を含む高バンドギャップ界面層と、を含み、
前記高バンドギャップ界面層の前記第３バンドギャップは、前記第１界面層の前記第１バンドギャップ及び前記第２界面層の前記第２バンドギャップよりも大きいことを特徴とする集積回路素子。
続きを表示（約 1,500 文字）【請求項２】
前記第１界面層の第１バンドギャップ及び前記第２界面層の第２バンドギャップは、前記誘電層の第４バンドギャップよりも小さいことを特徴とする請求項１に記載の集積回路素子。
【請求項３】
前記誘電層は、シリコン酸化物膜または第１金属を含む第１金属酸化物膜を含み、前記第１金属は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、ランタン（Ｌａ）、タンタル（Ｔａ）及びイットリウム（Ｙ）のうちから選択される少なくとも１つを含むことを特徴とする請求項１に記載の集積回路素子。
【請求項４】
前記第１界面層及び前記第２界面層の各々は、第２金属を含む第２金属酸化物膜を含み、
前記第２金属は、チタン（Ｔｉ）、コバルト（Ｃｏ）、タングステン（Ｗ）、バナジウム（Ｖ）、銅（Ｃｕ）及びニオブ（Ｎｂ）のうちから選択される少なくとも１つを含むことを特徴とする請求項１に記載の集積回路素子。
【請求項５】
前記高バンドギャップ界面層は、第３金属を含む金属酸化物膜を含み、
前記第３金属は、タンタル（Ｔａ）、ニオブ（Ｎｂ）、錫（Ｓｎ）、モリブデン（Ｍｏ）及びタングステン（Ｗ）のうちから選択される少なくとも１つを含むことを特徴とする請求項１に記載の集積回路素子。
【請求項６】
下部電極と、
前記下部電極上に配置される誘電層と、
前記誘電層を挟んで前記下部電極と対面する上部電極と、
前記誘電層と前記上部電極との間に配置される界面構造体と、を含み、
前記界面構造体は、
第１バンドギャップを有する第１物質を含み、第１ドープ剤(dopant)を含む第１金属酸化物膜を含む第１ドープ界面層と、
前記第１ドープ界面層上に配置され、前記第１ドープ界面層の前記第１物質の前記第１バンドギャップよりも大きい第２バンドギャップを有する第２物質を含む高バンドギャップ界面層と、を含み、
前記第１ドープ界面層は、前記誘電層または前記上部電極と一面が接触することを特徴とする集積回路素子。
【請求項７】
前記第１ドープ界面層から前記高バンドギャップ界面層を挟んで離隔される界面層を更に含み、
前記界面層は、金属酸化膜を含むことを特徴とする請求項６に記載の集積回路素子。
【請求項８】
前記第１ドープ界面層から前記高バンドギャップ界面層を挟んで離隔される第２ドープ界面層を更に含み、
前記第２ドープ界面層は、第２ドープ剤を含む第２金属酸化物膜を含むことを特徴とする請求項６に記載の集積回路素子。
【請求項９】
前記第１ドープ界面層の前記第１金属酸化物膜に含まれる前記第１ドープ剤は、５価の原子価(valence)状態を有することを特徴とする請求項６に記載の集積回路素子。
【請求項１０】
下部電極と、
前記下部電極上に配置され、シリコン酸化物膜または第１金属を含む第１金属酸化物膜を含む誘電層と、
前記誘電層を挟んで前記下部電極と対面する上部電極と、
前記誘電層と前記上部電極との間に配置される界面構造体と、を含み、
前記界面構造体は、
第２金属を含む複数の第２金属酸化物膜と、
前記複数の第２金属酸化物膜のうち、隣接する１対の第２金属酸化物膜間に配置され、第３金属を含む複数の第３金属酸化物膜と、を含み、
前記複数の第３金属酸化物膜は、３．５ｅＶ～９．０ｅＶのバンドギャップを有する物質を含むことを特徴とする集積回路素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路素子に係り、さらに詳細には、キャパシタを含む集積回路素子に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
電子技術の発達によって半導体素子のダウンスケーリング(down-scaling)が急速に進行しており、これにより、電子素子を構成するパターンが微細化されている。これに伴い、微細化された大きさを有するキャパシタにおける漏れ電流を減少させ、所望の電気的特性を保持し得る構造の開発が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題は、漏れ電流を減少させ得るキャパシタ構造物を含む集積回路素子を提供することである。
【０００４】
また、本発明の技術的思想が解決しようとする課題は、以上で言及した課題に制限されず、他の課題は、下記記載から通常の技術者に明確に理解され得る。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために本発明の技術的思想は、下部電極；前記下部電極上に配置される誘電層；前記誘電層を挟んで前記下部電極と対面する上部電極；及び前記誘電層と前記上部電極との間に介在される界面構造体を含み、前記界面構造体は、第１界面層と第２界面層；及び前記第１界面層と前記第２界面層との間に介在される高バンドギャップ界面層を含み、前記高バンドギャップ界面層のバンドギャップは、前記第１界面層と前記第２界面層のバンドギャップよりも大きいことを特徴とする集積回路素子を提供する。
【０００６】
上述した課題を解決するために本発明の技術的思想は、下部電極；前記下部電極上に配置される誘電層；前記誘電層を挟んで前記下部電極と対面する上部電極；及び前記誘電層と前記上部電極との間に介在される界面構造体を含み、前記界構造体は、ドープ剤(dopant)を含む金属酸化物膜からなる第１ドープ界面層；及び前記第１ドープ界面層上に配置され、前記第１ドープ界面層よりもバンドギャップの大きい高バンドギャップ界面層を含み、前記第１ドープ界面層は、前記誘電層または前記上部電極と一面が接触することを特徴とする集積回路素子を提供する。
【０００７】
上述した課題を解決するために本発明の技術的思想は、下部電極；前記下部電極上に配置され、シリコン酸化物膜または第１金属を含む第１金属酸化物膜からなる誘電層；前記誘電層を挟んで前記下部電極と対面する上部電極；及び前記誘電層と前記上部電極との間に介在される界面構造体を含み、前記界面構造体は、第２金属を含む複数の第２金属酸化物膜；及び前記複数の界面層のうち、隣接する１対の界面層の間に介在され、第３金属を含む複数の第３金属酸化物膜を含み、前記複数の第３金属酸化物膜は、３．５ｅＶ以上９．０ｅＶ未満のバンドギャップを有することを特徴とする集積回路素子を提供する。
【発明の効果】
【０００８】
本発明の技術的思想による集積回路素子によれば、漏れ電流が減少したキャパシタ構造物を含む集積回路素子を提供することができる。
【０００９】
本発明の効果が上述した効果に限定されるものではなく、言及されていない効果は、本明細書及び添付図面から本発明が属する技術分野で通常の知識を有する者に明確に理解されるであろう。
【図面の簡単な説明】
【００１０】
本発明の例示的な実施例による集積回路素子のキャパシタ構造物を示す断面図である。
本発明の他の例示的な実施例による集積回路素子のキャパシタ構造物を示す断面図である。
本発明の他の例示的な実施例による集積回路素子のキャパシタ構造物を示す断面図である。
本発明の他の例示的な実施例による集積回路素子のキャパシタ構造物を示す断面図である。
本発明の例示的な実施例による集積回路素子のキャパシタ構造物を示す断面図である。
本発明の他の例示的な実施例による集積回路素子のキャパシタ構造物を示す断面図である。
本発明の他の例示的な実施例による集積回路素子のキャパシタ構造物を示す断面図である。
本発明の他の例示的な実施例による集積回路素子のキャパシタ構造物を示す断面図である。
本発明の例示的な実施例による集積回路素子を示すレイアウト図である。
図５ＡのＡ－Ａ’線による断面図である。
本発明の例示的な実施例による集積回路素子のキャパシタ構造物の製造方法を説明するために、工程順序によって示す図面である。
本発明の例示的な実施例による集積回路素子のキャパシタ構造物の製造方法を説明するために、工程順序によって示す図面である。
本発明の他の例示的な実施例による集積回路素子のキャパシタ構造物の製造方法を説明するために、工程順序によって示す図面である。
本発明の他の例示的な実施例による集積回路素子のキャパシタ構造物の製造方法を説明するために、工程順序によって示す図面である。
本発明の技術的思想による例示的な実施例による集積回路素子の製造方法を説明するために、工程順序によって示す図面である。
本発明の技術的思想による例示的な実施例による集積回路素子の製造方法を説明するために、工程順序によって示す図面である。
本発明の技術的思想による例示的な実施例による集積回路素子の製造方法を説明するために、工程順序によって示す図面である。
本発明の技術的思想による例示的な実施例による集積回路素子の製造方法を説明するために、工程順序によって示す図面である。
本発明の技術的思想による例示的な実施例による集積回路素子の製造方法を説明するために、工程順序によって示す図面である。
本発明の技術的思想による例示的な実施例による集積回路素子の製造方法を説明するために、工程順序によって示す図面である。
本発明の技術的思想による例示的な実施例による集積回路素子の製造方法を説明するために、工程順序によって示す図面である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許