特許ウォッチ

公開番号2025080069
公報種別公開特許公報(A)
公開日2025-05-23
出願番号2023193071
出願日2023-11-13
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 30/66 20250101AFI20250516BHJP()
要約【課題】トレンチ分離構造の近傍の結晶欠陥を抑制できる半導体装置を提供する。
【解決手段】半導体装置、主面3を有するチップ2と、チップ2の主面3に形成された形成された分離トレンチ61、分離トレンチ61に形成された分離絶縁膜62および分離絶縁膜62を介して分離トレンチ61に埋設された分離電極63を含み、主面3に区画領域6を区画するトレンチ分離構造60と、分離絶縁膜62と一体的に形成され、分離トレンチ61から主面3に沿う水平方向に引き出されたフィールド絶縁層95とを含み、フィールド絶縁層95は、トレンチ分離構造60の縁部に沿って分離絶縁膜62と一体をなす縁部絶縁層8と、縁部絶縁層8からトレンチ分離構造60の反対側に向かって水平方向に沿って選択的に延出し、トレンチ分離構造60の縁部に沿う長さ方向に間隔を空けて配列され、互いの先端部303が分離されている複数の延出絶縁層9とを含む。
【選択図】図10
特許請求の範囲【請求項１】
主面を有するチップと、
前記チップの前記主面に形成された形成された分離トレンチ、前記分離トレンチに形成された分離絶縁膜および前記分離絶縁膜を介して前記分離トレンチに埋設された分離電極を含み、前記主面に区画領域を区画するトレンチ分離構造と、
前記分離絶縁膜と一体的に形成され、前記分離トレンチから前記主面に沿う水平方向に引き出されたフィールド絶縁層とを含み、
前記フィールド絶縁層は、前記トレンチ分離構造の縁部に沿って前記分離絶縁膜と一体をなす縁部絶縁層と、前記縁部絶縁層から前記トレンチ分離構造の反対側に向かって前記水平方向に沿って選択的に延出し、前記トレンチ分離構造の縁部に沿う長さ方向に間隔を空けて配列され、互いの先端部が分離されている複数の延出絶縁層とを含む、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記延出絶縁層は、前記縁部絶縁層よりも薄く形成されており、
前記延出絶縁層の上面と前記縁部絶縁層の上面との間に段差が形成されている、請求項１に記載の半導体装置。
【請求項３】
前記延出絶縁層の下面および前記縁部絶縁層の下面は、前記チップの前記主面に接する一体な平坦面を形成している、請求項２に記載の半導体装置。
【請求項４】
前記縁部絶縁層は、前記水平方向において前記複数の延出絶縁層に連続し、相対的に高さが高い複数の高段部と、前記トレンチ分離構造の前記長さ方向において隣接する前記複数の高段部の間に形成され、前記高段部よりも相対的に高さが低い低段部とを含む段差構造を有している、請求項１に記載の半導体装置。
【請求項５】
前記縁部絶縁層の前記高段部および前記延出絶縁層は、平面視において、前記トレンチ分離構造の前記長さ方向に交差する方向に延びる帯状に形成されている、請求項４に記載の半導体装置。
【請求項６】
前記縁部絶縁層は、前記トレンチ分離構造の前記長さ方向において一定の厚さを有し、
前記延出絶縁層は、前記トレンチ分離構造の前記長さ方向に沿って前記縁部絶縁層に連続的に接続されたベース部と、前記ベース部から前記水平方向に沿って間欠的に延出する延出部とを一体的に含む、請求項１に記載の半導体装置。
【請求項７】
前記縁部絶縁層は、前記分離絶縁膜から前記チップの前記主面に一体的に引き出されたベース絶縁層と、前記ベース絶縁層を被覆する被覆絶縁層とを含み、
前記延出絶縁層は、前記ベース絶縁層の端部から選択的に延出する前記被覆絶縁層の延長部により形成されている、請求項１～６のいずれか一項に記載の半導体装置。
【請求項８】
前記チップの前記主面において、前記フィールド絶縁層から露出した領域に形成されたシリサイド層を含む、請求項１～６のいずれか一項に記載の半導体装置。
【請求項９】
前記縁部絶縁層から前記トレンチ分離構造側に向かって前記水平方向に沿って選択的に延出し、前記分離電極の上面を被覆するキャップ絶縁層を含む、請求項１～６のいずれか一項に記載の半導体装置。
【請求項１０】
前記延出絶縁層および前記キャップ絶縁層は、同じ厚さで形成されている、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
たとえば、特許文献１は、半導体層と、電気的に独立した複数の制御信号が個別的に入力されるように半導体層に電気的に独立して形成され、アクティブクランプ動作時のオン抵抗が通常動作時のオン抵抗とは異なるように個別的にオンオフ制御される絶縁ゲート型の複数のトランジスタとを含む、半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－９７６４９号公報［概要］本開示の一実施形態は、主面を有するチップと、前記チップの前記主面に形成された形成された分離トレンチ、前記分離トレンチに形成された分離絶縁膜および前記分離絶縁膜を介して前記分離トレンチに埋設された分離電極を含み、前記主面に区画領域を区画するトレンチ分離構造と、前記分離絶縁膜と一体的に形成され、前記分離トレンチから前記主面に沿う水平方向に引き出されたフィールド絶縁層とを含み、前記フィールド絶縁層は、前記トレンチ分離構造の縁部に沿って前記分離絶縁膜と一体をなす縁部絶縁層と、前記縁部絶縁層から前記トレンチ分離構造の反対側に向かって前記水平方向に沿って選択的に延出し、前記トレンチ分離構造の縁部に沿う長さ方向に間隔を空けて配列され、互いの先端部が分離されている複数の延出絶縁層とを含む半導体装置を提供する。
【図面の簡単な説明】
【０００４】
図１は、本開示の一実施形態に係る半導体装置を示す模式的な平面図である。
図２は、図１に示すII-II線に沿う断面図である。
図３は、図１に示す半導体装置の電気的構成を示す概略回路図である。
図４は、出力トランジスタの構成を示す概略回路図である。
図５は、図１に示す出力領域を示す平面図である。
図６は、図５に示す出力領域の要部を示す拡大平面図である。
図７は、図５に示す出力領域の要部を示す拡大平面図である。
図８は、図５に示す出力領域の要部を示す拡大平面図である。
図９は、図５に示す出力領域の更なる要部を示す拡大平面図である。
図１０は、図６に示す出力領域の要部を示す拡大斜視図である。
図１１は、図６に示すXI-XI線に沿う断面図である。
図１２は、図１１の一点鎖線XIIで囲まれた領域の拡大図である。
図１３は、図６に示すXIII-XIII線に沿う断面図である。
図１４は、図１３の一点鎖線XIVで囲まれた領域の拡大図である。
図１５は、図６に示すXV-XV線に沿う断面図である。
図１６は、図６に示すXVI-XVIＸＩＶ線に沿う断面図である。
図１７は、図６に示すXVII-XVII線に沿う断面図である。
図１８は、図６に示すXVIII-XVIII線に沿う断面図である。
図１９Ａは、前記半導体装置の製造工程の一部を説明するための図である。
図１９Ｂは、図１９Ａの後の工程を示す図である。
図１９Ｃは、図１９Ｂの後の工程を示す図である。
図１９Ｄは、図１９Ｃの後の工程を示す図である。
図１９Ｅは、図１９Ｄの後の工程を示す図である。
図１９Ｆは、図１９Ｅの後の工程を示す図である。
図１９Ｇは、図１９Ｆの後の工程を示す図である。
図１９Ｈは、図１９Ｇの後の工程を示す図である。
図１９Ｉは、図１９Ｈの後の工程を示す図である。
図１９Ｊは、図１９Ｉの後の工程を示す図である。
図１９Ｋは、図１９Ｊの後の工程を示す図である。
図１９Ｌは、図１９Ｋの後の工程を示す図である。
図１９Ｍは、図１９Ｌの後の工程を示す図である。
図１９Ｎは、図１９Ｍの後の工程を示す図である。
図２０は、保護絶縁層をパターニングするときに使用するマスクパターンを示す図である。
図２１は、図１に示すロジック回路領域を示す平面図である。
図２２は、図２１のロジック回路領域の模式的な断面図である。
図２３は、図２２の領域XXIIIの拡大図である。
図２４は、図１に示す増幅回路領域を示す平面図である。
図２５は、図２４に示すXXV-XXV線に沿う断面図である。
図２６は、図２４に示すXXVI-XXVI線に沿う断面図である。
図２７は、図２５の領域XXVIIの拡大図である。
図２８は、フィールド絶縁層の第２形態例を示す斜視図である。
図２９は、フィールド絶縁層の第３形態例を示す斜視図である。
図３０は、フィールド絶縁層の第４形態例を示す斜視図である。
図３１は、フィールド絶縁層の第５形態例を示す斜視図である。
【０００５】
［詳細な説明］
以下、添付図面を参照して、実施形態が詳細に説明される。添付図面は、模式図であり、厳密に図示されたものではなく、縮尺等は必ずしも一致しない。また、添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。
【０００６】
比較対象（comparison target）が存する説明において「ほぼ（substantially）等しい」の文言が使用される場合、この文言は、比較対象の数値（形態）と等しい数値（形態）を含む他、比較対象の数値（形態）を基準とする±１０％の範囲の数値誤差（形態誤差）も含む。実施形態では「第１」、「第２」、「第３」等の文言が使用されるが、これらは説明順序を明確にするために各構造の名称に付された記号であり、各構造の名称を限定する趣旨で付されていない。
【０００７】
図１は、本開示の一実施形態に係る半導体装置１を示す平面図である。図２は、図１に示すII-II線に沿う断面図である。図１および図２を参照して、半導体装置１は、直方体形状に形成されたチップ２を含む。チップ２は、この形態（this embodiment）では、Ｓｉ単結晶を含むＳｉチップである。
【０００８】
チップ２は、ワイドバンドギャップ半導体の単結晶を含むワイドバンドギャップ半導体チップからなっていてもよい。ワイドバンドギャップ半導体は、Ｓｉのバンドギャップよりも大きいバンドギャップを有する半導体である。ＧａＮ（窒化ガリウム）、ＳｉＣ（炭化シリコン）、Ｃ（ダイアモンド）等が、ワイドバンドギャップ半導体として例示される。たとえば、チップ２は、ＳｉＣ単結晶を含むＳｉＣチップであってもよい。
【０００９】
チップ２は、一方側の第１主面３、他方側の第２主面４、ならびに、第１主面３および第２主面４を接続する第１～第４側面５Ａ～５Ｄを有している。第１主面３および第２主面４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。法線方向Ｚは、チップ２の厚さ方向でもある。
【００１０】
第１主面３は、電子回路を構成する種々の回路構造物が形成された回路面である。第２主面４は、回路構造物を有さない非回路面である。第１側面５Ａおよび第２側面５Ｂは、第１主面３に沿う第１方向Ｘに延び、第１方向Ｘに交差（具体的には直交）する第２方向Ｙに対向している。第３側面５Ｃおよび第４側面５Ｄは、第２方向Ｙに延び、第１方向Ｘに対向している。
（【００１１】以降は省略されています）

関連特許