特許ウォッチ

公開番号2025078340
公報種別公開特許公報(A)
公開日2025-05-20
出願番号2023190829
出願日2023-11-08
発明の名称電流センス回路
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類G01R 19/00 20060101AFI20250513BHJP(測定;試験)
要約【課題】劣化または破壊から保護した電流センス回路を提供する。
【解決手段】電流センス回路は、カレントミラー回路QN1、QN2と、ベース同士を接続したQP1、QP2及びQP3、QP4のダイオード接続側(QN1、QP1、QP3)を揃えて積み重ねQP2のエミッタとQP4のコレクタを接続する。また、QN2とQP2のコレクタにMP1とMP2のゲートが接続される。また、MP1のソースはMP2のソースからドレインを介してMP3のドレインに接続されると共にSense MOSのソースに接続される。また、QP4のエミッタはR1経由でMP4のソースに接続され、MP4のドレインは、Main MOSのソース(OUT端子)に接続される。また、MP3とMP4のゲートはQN1とQN2のエミッタに接続される。
【選択図】図1
特許請求の範囲【請求項１】
ＢＩＡＳ電流を出力するエミッタと、ベースに接続されたコレクタと、を備える第１のＮＰＮバイポーラトランジスタと、
前記第１のＮＰＮバイポーラトランジスタの前記エミッタに接続されたエミッタと、前記第１のＮＰＮバイポーラトランジスタの前記ベースに接続されたベースと、を備える第２のＮＰＮバイポーラトランジスタと、
前記第１のＮＰＮバイポーラトランジスタの前記コレクタに接続されたコレクタと、前記コレクタに接続されたベースと、を備える第１のＰＮＰバイポーラトランジスタと、
前記第２のＮＰＮバイポーラトランジスタのコレクタに接続されたコレクタと、前記第１のＰＮＰバイポーラトランジスタの前記ベースに接続されたベースと、を備える第２のＰＮＰバイポーラトランジスタと、
前記第１のＰＮＰバイポーラトランジスタのエミッタに接続されたコレクタと、前記コレクタに接続されたベースと、を備える第３のＰＮＰバイポーラトランジスタと、
前記第２のＰＮＰバイポーラトランジスタのエミッタに接続されたコレクタと、前記第３のＰＮＰバイポーラトランジスタのベースに接続されたベースと、を備える、第４のＰＮＰバイポーラトランジスタと、
前記第２のＮＰＮバイポーラトランジスタの前記コレクタに接続されたゲートと、ＳＥＮＳＥ電流を出力するドレインと、を備える第１のＰチャネル型トランジスタと、
前記第２のＮＰＮバイポーラトランジスタの前記コレクタに接続されたゲートと、前記第１のＰチャネル型トランジスタのソースに接続されたソースと、を備える第２のＰチャネル型トランジスタと、
前記第１のＮＰＮバイポーラトランジスタの前記エミッタに接続されたゲートと、第３のＰＮＰバイポーラトランジスタのエミッタに接続されたソースと、を備える第３のＰチャネル型トランジスタと、
前記第１のＮＰＮバイポーラトランジスタの前記エミッタに接続されたゲートと、前記第４のＰＮＰバイポーラトランジスタのエミッタに接続されたソースと、を備える第４のＰチャネル型トランジスタと、
前記第４のＰチャネル型トランジスタのドレインに接続された第１の端子を備える抵抗と、
前記第３のＰチャネル型トランジスタのドレイン及び前記第２のＰチャネル型トランジスタのドレインと接続されたソースを備えるＮチャネル型ＳｅｎｓｅＭＯＳ（Metal Oxide Semiconductor）トランジスタと、
前記抵抗の第２の端子及び出力と接続されるソースを備えるＮチャネル型ＭａｉｎＭＯＳトランジスタと、を備え、
前記ＳｅｎｓｅＭＯＳトランジスタのゲートは、前記ＭａｉｎＭＯＳトランジスタのゲートと接続され、
前記ＳｅｎｓｅＭＯＳトランジスタのドレインは、前記ＭａｉｎＭＯＳトランジスタのドレイン及びバッテリ電圧と接続される、電流センス回路。
続きを表示（約 3,100 文字）【請求項２】
前記第３のＰＮＰバイポーラトランジスタのベースに接続された第１の端子と、前記第４のＰＮＰバイポーラトランジスタのエミッタに接続された第２の端子と、を備える第１の容量素子と、
前記第１のＰチャネル型トランジスタのゲートに接続された第１の端子と、前記第４のＰＮＰバイポーラトランジスタのエミッタに接続された第２の端子と、を備える第２の容量素子と、を備える請求項１に記載の電流センス回路。
【請求項３】
ＢＩＡＳ電流を出力するエミッタと、ベースに接続されたコレクタと、を備える第１のＰＮＰバイポーラトランジスタと、
前記第１のＰＮＰバイポーラトランジスタの前記エミッタに接続されたエミッタと、前記第１のＰＮＰバイポーラトランジスタのベースに接続されたベースと、を備える第２のＰＮＰバイポーラトランジスタと、
前記第１のＰＮＰバイポーラトランジスタの前記コレクタに接続されたコレクタと、前記コレクタに接続されたベースと、を備える第１のＮＰＮバイポーラトランジスタと、
前記第２のＰＮＰバイポーラトランジスタのコレクタに接続されたコレクタと、前記第１のＮＰＮバイポーラトランジスタの前記ベースに接続されたベースと、を備える第２のＮＰＮバイポーラトランジスタと、
前記第１のＮＰＮバイポーラトランジスタのエミッタに接続されたコレクタと、前記コレクタに接続されたベースと、を備える第３のＮＰＮバイポーラトランジスタと、
前記第２のＮＰＮバイポーラトランジスタのエミッタに接続されたコレクタと、前記第３のＮＰＮバイポーラトランジスタのベースに接続されたベースと、を備える第４のＮＰＮバイポーラトランジスタと、
前記第２のＰＮＰバイポーラトランジスタの前記コレクタに接続されたゲートと、ＳＥＮＳＥ電流を出力するドレインと、を備える第１のＮチャネル型トランジスタと、
前記第２のＰＮＰバイポーラトランジスタの前記コレクタに接続されたゲートと、前記第１のＮチャネル型トランジスタのソースに接続されたソースと、を備える、第２のＮチャネル型トランジスタと、
前記第１のＰＮＰバイポーラトランジスタのエミッタに接続されたゲートと、前記第３のＮＰＮバイポーラトランジスタのエミッタに接続されたソースと、を備える第３のＮチャネル型トランジスタと、
前記第１のＰＮＰバイポーラトランジスタのエミッタに接続されたゲートと、前記第４のＮＰＮバイポーラトランジスタのエミッタに接続されたソースと、を備える第４のＮチャネル型トランジスタと、
前記第４のＮチャネル型トランジスタのドレインに接続された第１の端子を備える抵抗と、
前記第３のＮチャネル型トランジスタのドレイン及び前記第２のＮチャネル型トランジスタのドレインと接続されたソースを備えるＰチャネル型ＳｅｎｓｅＭＯＳトランジスタと、
前記抵抗の第２の端子及び出力と接続されるソースを備えるＰチャネル型ＭａｉｎＭＯＳトランジスタと、を備え、
前記ＳｅｎｓｅＭＯＳトランジスタのゲートは、前記ＭａｉｎＭＯＳトランジスタのゲートと接続され、
前記ＳｅｎｓｅＭＯＳトランジスタのドレインは、前記ＭａｉｎＭＯＳトランジスタのドレイン及びグランド電圧と接続される、電流センス回路。
【請求項４】
前記第３のＮＰＮバイポーラトランジスタのベースに接続された第１の端子と、前記第４のＮＰＮバイポーラトランジスタのエミッタに接続された第２の端子と、を備える第１の容量素子と、
前記第１のＮチャネル型トランジスタのゲートに接続された第１の端子と、前記第４のＮＰＮバイポーラトランジスタのエミッタと、を備える第２の容量素子と、を備える請求項３に記載の電流センス回路。
【請求項５】
ＢＩＡＳ電流を出力するソースと、ゲートが接続されたドレインを備える第１のＮチャネル型トランジスタと、
前記第１のＮチャネル型トランジスタの前記ソースに接続されたソースと、前記第１のＮチャネル型トランジスタの前記ゲートに接続されたゲートと、を備える第２のＮチャネル型トランジスタと、
前記第１のＮチャネル型トランジスタの前記ドレインに接続されたドレインと、前記ドレインに接続されたゲートと、を備える第１のＰチャネル型トランジスタと、
前記第２のＮチャネル型トランジスタのドレインに接続されたドレインと、前記第１のＰチャネル型トランジスタの前記ゲートに接続されたゲートと、を備える第２のＰチャネル型トランジスタと、
前記第１のＰチャネル型トランジスタのソースに接続されたドレインと、前記ドレインに接続されたゲートと、を備える第３のＰチャネル型トランジスタと、
前記第２のＰチャネル型トランジスタのソースに接続されたドレインと、前記第３のＰチャネル型トランジスタの前記ゲートに接続されたゲートと、を備える第４のＰチャネル型トランジスタと、
前記第２のＮチャネル型トランジスタのドレインに接続されたゲートと、ＳＥＮＳＥ電流を出力するドレインと、を備える第５のＰチャネル型トランジスタと、
前記第２のＮチャネル型トランジスタのドレインに接続されたゲートと、前記第５のＰチャネル型トランジスタのソースに接続されたソースと、を備える第６のＰチャネル型トランジスタと、
前記第１のＮチャネル型トランジスタのソースに接続されたゲートと、第３のＰチャネル型トランジスタのソースに接続されたソースと、を備える第７のＰチャネル型トランジスタと、
前記第１のＮチャネル型トランジスタのソースに接続されたゲートと、前記第４のＰチャネル型トランジスタのソースに接続されたソースと、を備える第８のＰチャネル型トランジスタと、
前記第８のＰチャネル型トランジスタのドレインに接続された第１の端子を備える抵抗と、
前記第７のＰチャネル型トランジスタのドレイン及び前記第６のＰチャネル型トランジスタのドレインと接続されたソースを備えるＮチャネル型ＳｅｎｓｅＭＯＳトランジスタと、
前記抵抗の第２の端子及び出力と接続されるソースを備えるＮチャネル型ＭａｉｎＭＯＳトランジスタと、を備え、
前記ＳｅｎｓｅＭＯＳトランジスタのゲートは、前記ＭａｉｎＭＯＳトランジスタのゲートと接続され、
前記ＳｅｎｓｅＭＯＳトランジスタのドレインは、前記ＭａｉｎＭＯＳトランジスタのドレイン及びバッテリ電圧と接続される、電流センス回路。
【請求項６】
前記第３のＰチャネル型トランジスタのゲートに接続された第１の端子と、前記第４のＰチャネル型トランジスタのソースに接続された第２の端子と、を備える第１の容量素子と、
前記第５のＰチャネル型トランジスタのゲートに接続された第１の端子と、前記第４のＰチャネル型トランジスタのソースに接続された第２の端子と、を備える第２の容量素子と、を備える請求項５に記載の電流センス回路。
【請求項７】
前記Ｎチャネル型がＰチャネル型に置き換えられ、
前記Ｐチャネル型がＮチャネル型に置き換えられ、
前記バッテリ電圧がグランド電圧に置き換えられた、請求項５に記載の電流センス回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は電流センス回路に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
電流センス機能付きパワーＭＯＳ（Metal Oxide Semiconductor）トランジスタからセンス電流を取り出すことが行われている。パワーＭＯＳトランジスタは、メインＭＯＳ（以下、ＭａｉｎＭＯＳ）とセンスＭＯＳ（以下、ＳｅｎｓｅＭＯＳ）を備え、これらのＶＤＳを合わせる。特許文献１には、オペアンプを用いて電圧及び電流の負帰還制御回路を構成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１４５２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されているようにオペアンプを用いる場合は、オペアンプ用の電源生成が必要なことから回路規模が大きくなった。また、自動車用途において、劣化したバッテリを用いて低温下でエンジン始動するとき、低電圧のため動作が困難であった。また、自動車用途において、バッテリ逆接続時の保護が求められる。そこで本開示の目的は、回路規模を小さく、低電圧でも動作し、バッテリ逆接続時に回路を保護する電流センス回路を提供することである。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、正常な電源極性状態では、トランジスタがオンして抵抗体として働き、逆接続時においては、トランジスタがオフして電流が流れない電流センス回路である。
【発明の効果】
【０００７】
前記一実施の形態によれば、劣化または破壊から保護した電流センス回路を提供できる。
【図面の簡単な説明】
【０００８】
実施の形態１にかかる電流センス回路の回路図である。
実施の形態２にかかる電流センス回路の回路図である。
実施の形態３にかかる電流センス回路の回路図である。
実施の形態４にかかる電流センス回路の回路図である。
関連する第１の電流センス回路の回路図である。
関連する第２の電流センス回路の回路図である。
【発明を実施するための形態】
【０００９】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、例えば、ハードウェア的には、ＣＰＵ（Central Processing Unit）、メモリ、その他の回路によって構成でき、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。従って、これらの機能ブロックがハードウェア、ハードウェア上で動作するソフトウェア、又はそれらの組合せによって実現できる。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１０】
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ－ｔｒａｎｓｉｔｏｒｙｃｏｍｐｕｔｅｒｒｅａｄａｂｌｅｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅｓｔｏｒａｇｅｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＰＲＯＭ（ＥｒａｓａｂｌｅＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙｃｏｍｐｕｔｅｒｒｅａｄａｂｌｅｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
（【００１１】以降は省略されています）

関連特許