特許ウォッチ

公開番号2025095538
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2023211609
出願日2023-12-15
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H10D 89/60 20250101AFI20250619BHJP()
要約【課題】ノイズ等による誤動作や破壊に対する耐性を向上させることができる半導体装置を提供する。
【解決手段】第1導電型の基体1と、基体1に設けられ、ハイサイド回路102が形成される第2導電型の第1ウェル領域2と、第1ウェル領域2の上部に設けられた第1導電型の第2ウェル領域7と、第1ウェル領域2の周囲に設けられた第2導電型の第1耐圧領域8と、第1ウェル領域2又は第1耐圧領域8の上部に設けられた第2導電型のコンタクト領域2aと、第1ウェル領域2の上部の第2ウェル領域7とコンタクト領域2aとの間に設けられ、第2ウェル領域7に抵抗R11を介して接続された第1導電型のスリット領域6と、第1耐圧領域8の外周側に設けられた第1導電型の第2耐圧領域3と、ローサイド回路101とハイサイド回路102との間で信号伝達を行うレベルシフタ10a,10bとを備える。
【選択図】図2
特許請求の範囲【請求項１】
第１導電型の基体と、
前記基体に設けられ、ハイサイド回路が形成される第２導電型の第１ウェル領域と、
前記第１ウェル領域の上部に設けられた第１導電型の第２ウェル領域と、
前記第１ウェル領域の周囲に設けられ、前記第１ウェル領域よりも低不純物濃度の第２導電型の第１耐圧領域と、
前記第１ウェル領域又は前記第１耐圧領域の上部に設けられ、前記第１ウェル領域よりも高不純物濃度の第２導電型のコンタクト領域と、
前記第１ウェル領域の上部の前記第２ウェル領域と前記コンタクト領域との間に設けられ、前記第２ウェル領域に抵抗を介して接続された第１導電型のスリット領域と、
前記第１耐圧領域の外周側に、前記第１耐圧領域に接して設けられた第１導電型の第２耐圧領域と、
前記第２耐圧領域の外周側に形成されるローサイド回路と前記ハイサイド回路との間で信号伝達を行うレベルシフタと、
を備える半導体装置。
続きを表示（約 740 文字）【請求項２】
前記レベルシフタが、前記第１耐圧領域及び第２耐圧領域の一部に設けられている
請求項１に記載の半導体装置。
【請求項３】
前記レベルシフタと前記第１ウェル領域とを分離する第１導電型の分離領域を更に備える
請求項２に記載の半導体装置。
【請求項４】
前記スリット領域が、前記レベルシフタと前記第２ウェル領域との間に設けられている
請求項２又は３に記載の半導体装置。
【請求項５】
前記第１耐圧領域の上部に前記レベルシフタの担体受領領域が設けられ、
前記第２耐圧領域の上部に前記レベルシフタの担体供給領域が設けられている
請求項２又は３に記載の半導体装置。
【請求項６】
前記レベルシフタが、前記第２耐圧領域の外周側に設けられている
請求項１に記載の半導体装置。
【請求項７】
前記第１ウェル領域の下側に設けられ、前記第１ウェル領域よりも高不純物濃度の第２導電型の埋込層を更に備える
請求項１又は２に記載の半導体装置。
【請求項８】
前記スリット領域が、前記埋込層の端部と重なる位置に設けられている
請求項７に記載の半導体装置。
【請求項９】
前記スリット領域が、前記第２ウェル領域と前記コンタクト領域との間に選択的に設けられている
請求項１又は２に記載の半導体装置。
【請求項１０】
前記スリット領域が、前記第２ウェル領域及び前記ハイサイド回路を囲むように環状に設けられている
請求項１又は２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
特許文献１は、高耐圧集積回路（ＨＶＩＣ）において、ハイサイド回路の基準電位（ＶＳ電位）のｐ型領域を、ハイサイド回路の電源電位（ＶＢ電位）のｎ型領域と離隔して形成することにより、寄生ｐｎｐバイポーラトランジスタを形成させない構成を開示する。
【０００３】
特許文献２は、ＨＶＩＣにおいて、ＶＢ電位＜接地電位（ＧＮＤ電位）となるノイズに対する耐性を高めるために、ｐ
－
型スリットを形成する辺とｐ
－
型スリットを形成しない辺を設けて、ｐ
－
型スリットを形成しない辺でホール電流を吸収することにより、ハイサイド回路に電流を流れ込み難くする構成を開示する。
【０００４】
特許文献３は、ＨＶＩＣにおいて、ＶＢ電位のコンタクト領域にｎ
＋
型領域だけでなくｐ
＋
型領域を形成し、ｎ
＋
型領域及びｐ
＋
型領域でホール電流を吸収することにより、ハイサイド回路に電流を流れ込み難くする構成を開示する。
【先行技術文献】
【特許文献】
【０００５】
特許６００８０５４号公報（図６）
特許６４４７１３９号公報（図７）
特許５０９９２８２号公報（図８）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＨＶＩＣを動作させるときは、ＶＢ電位＞ＶＳ電位≧ＧＮＤ電位という電位関係に保って使用する。しかし、ノイズ等によってこの電位関係が崩れると寄生動作を誘発し、誤動作や破壊の原因になる。特許文献１～３に記載の技術は、目的のチップサイズや設計思想によっては適用できないケースがあるほか、単体ではノイズ耐性が足りないこともあるため、異なる手法によるノイズ対策は常に必要とされている。
【０００７】
上記問題に鑑み、本発明は、ノイズ等による誤動作や破壊に対する耐性を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、第１導電型の基体と、基体に設けられ、ハイサイド回路が形成される第２導電型の第１ウェル領域と、第１ウェル領域の上部に設けられた第１導電型の第２ウェル領域と、第１ウェル領域の周囲に設けられ、第１ウェル領域よりも低不純物濃度の第２導電型の第１耐圧領域と、第１ウェル領域又は第１耐圧領域の上部に設けられ、第１ウェル領域よりも高不純物濃度の第２導電型のコンタクト領域と、第１ウェル領域の上部の第２ウェル領域とコンタクト領域との間に設けられ、第２ウェル領域に抵抗を介して接続された第１導電型のスリット領域と、第１耐圧領域の外周側に、第１耐圧領域に接して設けられた第１導電型の第２耐圧領域と、第２耐圧領域の外周側に形成されるローサイド回路とハイサイド回路との間で信号伝達を行うレベルシフタと、を備える半導体装置であることを要旨とする。
【発明の効果】
【０００９】
本発明によれば、ノイズ等による誤動作や破壊に対する耐性を向上させることができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る半導体装置の回路図である。
第１実施形態に係る半導体装置の平面図である。
第１実施形態に係る半導体装置の図２のＡ－Ａ´線で切断した断面図である。
第１実施形態に係る半導体装置のポリシリコン抵抗を含む領域の断面図である。
第１実施形態に係る半導体装置の図２のＢ－Ｂ´線で切断した断面図である。
比較例に係る半導体装置の平面図である。
比較例に係る半導体装置の電位関係がＶＳ電位＞ＶＢ電位≫ＧＮＤ電位である場合の図６のＡ－Ａ´線で切断した断面図である。
第１実施形態に係る半導体装置の電位関係がＶＳ電位＞ＶＢ電位≫ＧＮＤ電位である場合の図２のＡ－Ａ´線で切断した断面図である。
比較例に係る半導体装置の電位関係がＶＢ電位＜ＶＳ電位である場合の図６のＡ－Ａ´線で切断した断面図である。
第１実施形態に係る半導体装置の電位関係がＶＢ電位＜ＶＳ電位である場合の図２のＡ－Ａ´線で切断した断面図である。
比較例に係る半導体装置の電位関係がＶＢ電位＜ＧＮＤ電位である場合の図６のＢ－Ｂ´線で切断した断面図である。
第１実施形態に係る半導体装置の電位関係がＶＢ電位＜ＧＮＤ電位である場合の図２のＢ－Ｂ´線で切断した断面図である。
第２実施形態に係る半導体装置の図２のＡ－Ａ´線で切断した位置に対応する断面図である。
第２実施形態に係る半導体装置の図２のＢ－Ｂ´線で切断した位置に対応する断面図である。
第３実施形態に係る半導体装置の平面図である。
第４実施形態に係る半導体装置の図２のＡ－Ａ´線で切断した位置に対応する断面図である。
第４実施形態に係る半導体装置の図２のＢ－Ｂ´線で切断した位置に対応する断面図である。
第５実施形態に係る半導体装置の平面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許