特許ウォッチ

公開番号2025113907
公報種別公開特許公報(A)
公開日2025-08-04
出願番号2024008307
出願日2024-01-23
発明の名称半導体集積回路
出願人ローム株式会社
代理人個人,個人
主分類H03K 19/0185 20060101AFI20250728BHJP(基本電子回路)
要約【課題】誤動作を防止したレベルシフト回路を備える半導体集積回路を提供する。
【解決手段】レベルシフト回路200は、第1抵抗R1は、第1端が、第1電圧V_DD1が発生する第1ラインL1と接続される。第1トランジスタM1は、ゲートが第1抵抗R1の第2端と接続され、ソースが第1ラインL1と接続される。第2抵抗R2は、第1トランジスタM1のドレインと第2電圧V_SS1が発生する第2ラインL2の間に接続される。第2トランジスタM2は、ソースが第1抵抗R1の第2端と接続され、ゲートが第2ラインL2と接続される。第3トランジスタM3は、ドレインが第2トランジスタM2のドレインと接続される。キャパシタC1は、第1抵抗R1と並列に接続される。
【選択図】図2
特許請求の範囲【請求項１】
第１電圧を上側電源電圧、第２電圧を下側電源電圧として動作する第１回路ブロックと、
前記第１電圧より低い第３電圧を上側電源電圧、接地電圧を下側電源電圧として動作する第２回路ブロックと、
前記第２回路ブロックの出力信号をレベルシフトアップして、前記第１回路ブロックに供給するレベルシフト回路と、
を備え、
前記レベルシフト回路は、
第１端が、前記第１電圧が発生する第１ラインと接続された第１抵抗と、
ゲートが前記第１抵抗の第２端と接続され、ソースが前記第１ラインと接続されたＰチャンネルの第１トランジスタと、
前記第１トランジスタのドレインと前記第２電圧が発生する第２ラインの間に接続された第２抵抗と、
ソースが前記第１抵抗の前記第２端と接続され、ゲートが前記第２ラインと接続されたＰチャンネルの第２トランジスタと、
ドレインが前記第２トランジスタのドレインと接続されたＮチャンネルの第３トランジスタと、
前記第２回路ブロックの前記出力信号に応じて、前記第３トランジスタを制御するドライバと、
前記第１トランジスタのゲートソース間に接続されたキャパシタと、
を備える、半導体集積回路。
続きを表示（約 490 文字）【請求項２】
前記レベルシフト回路は、前記第１抵抗の前記第２端と前記第２トランジスタのソースの間に接続された第３抵抗をさらに備える、請求項１に記載の半導体集積回路。
【請求項３】
前記第２トランジスタはＤＭＯＳ（Double Diffusion Meta-Oxide-Semiconductor）トランジスタである、請求項１または２に記載の半導体集積回路。
【請求項４】
前記第３トランジスタのゲートは前記第３電圧が供給される第３ラインと接続され、
前記ドライバの出力ノードは、前記第３トランジスタのソースと接続された、請求項１または２に記載の半導体集積回路。
【請求項５】
前記第３トランジスタのソースは接地ラインと接続され、
前記ドライバの出力ノードは、前記第３トランジスタのゲートと接続された、請求項１または２に記載の半導体集積回路。
【請求項６】
前記レベルシフト回路は、前記第１トランジスタのドレイン電圧を受けるインバータをさらに備える、請求項１または２に記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、レベルシフト回路を備える半導体集積回路に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
半導体集積回路は、異なる電源電圧で動作する複数の回路ブロックを含む。低い電源電圧で動作する回路ブロックから、高い電源電圧で動作する回路ブロックへと、二値の信号を伝送する際に、レベルシフト回路（レベルシフトアップ回路）が利用される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１６９０２９号公報
【０００４】
ＤＣ／ＤＣコンバータのコントローラＩＣ（Integrated Circuit）、電源管理集積回路（ＰＭＩＣ：Power Management Integrated Circuit）やモータドライバなどのＩＣは、スイッチングノイズを発生する。スイッチングノイズが、レベルシフト回路に混入すると、レベルシフト回路が誤動作し、回路システム全体に悪影響を及ぼす。
【０００５】
［概要］
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、誤動作を防止したレベルシフト回路を備える半導体集積回路の提供にある。
【０００６】
本開示のある態様の半導体集積回路は、第１電圧を上側電源電圧、第２電圧を下側電源電圧として動作する第１回路ブロックと、第１電圧より低い第３電圧を上側電源電圧、接地電圧を下側電源電圧として動作する第２回路ブロックと、第２回路ブロックの出力信号をレベルシフトアップして、第１回路ブロックに供給するレベルシフト回路と、を備える。レベルシフト回路は、第１端が、第１電圧が発生する第１ラインと接続された第１抵抗と、ゲートが第１抵抗の第２端と接続され、ソースが第１ラインと接続されたＰチャンネルの第１トランジスタと、第１トランジスタのドレインと第２電圧が発生する第２ラインの間に接続された第２抵抗と、ソースが第１抵抗の第２端と接続され、ゲートが第２ラインと接続されたＰチャンネルの第２トランジスタと、ドレインが第２トランジスタのドレインと接続されたＮチャンネルの第３トランジスタと、第２回路ブロックの出力信号に応じて、第３トランジスタを制御するドライバと、第１トランジスタのゲートソース間に接続されたキャパシタと、を備える。
【０００７】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係る半導体集積回路のブロック図である。
図２は、レベルシフト回路の回路図である。
図３は、比較技術に係るレベルシフト回路の動作を説明する波形図である。
図４は、実施形態に係るレベルシフト回路の動作を説明する波形図である。
図５は、変形例１に係るレベルシフト回路の回路図である。
図６は、変形例２に係るレベルシフト回路の回路図である。
【０００９】
［詳細な説明］
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係る半導体集積回路は、第１電圧を上側電源電圧、第２電圧を下側電源電圧として動作する第１回路ブロックと、第１電圧より低い第３電圧を上側電源電圧、接地電圧を下側電源電圧として動作する第２回路ブロックと、第２回路ブロックの出力信号をレベルシフトアップして、第１回路ブロックに供給するレベルシフト回路と、を備える。レベルシフト回路は、第１端が、第１電圧が発生する第１ラインと接続された第１抵抗と、ゲートが第１抵抗の第２端と接続され、ソースが第１ラインと接続されたＰチャンネルの第１トランジスタと、第１トランジスタのドレインと第２電圧が発生する第２ラインの間に接続された第２抵抗と、ソースが第１抵抗の第２端と接続され、ゲートが第２ラインと接続されたＰチャンネルの第２トランジスタと、ドレインが第２トランジスタのドレインと接続されたＮチャンネルの第３トランジスタと、第２回路ブロックの出力信号に応じて、第３トランジスタを制御するドライバと、第１トランジスタのゲートソース間に接続されたキャパシタと、を備える。
（【００１１】以降は省略されています）

関連特許