特許ウォッチ

公開番号2025072733
公報種別公開特許公報(A)
公開日2025-05-12
出願番号2023182998
出願日2023-10-25
発明の名称電力変換装置
出願人三菱電機株式会社
代理人弁理士法人ぱるも特許事務所
主分類H02M 7/48 20070101AFI20250501BHJP(電力の発電,変換,配電)
要約【課題】半導体スイッチング素子の間で、特性のばらつきによりターンオフ時の電流差が大きい場合でも、サージ電圧とスイッチング損失を低減できる電力変換装置を提供する。
【解決手段】半導体スイッチング素子と還流ダイオードをそれぞれ含む複数の電気経路が並列に接続された電力変換装置であって、複数の電気経路のうち、複数の半導体スイッチング素子それぞれのターンオフ時の電流が最大となる電気経路の半導体スイッチング素子は、自身のコレクタ-エミッタ間に生じるダイナミックアバランシェ電圧が、他の電気経路に含まれる半導体スイッチング素子のコレクタ-エミッタ間に生じるダイナミックアバランシェ電圧よりも小さいことを特徴としている。
【選択図】図2
特許請求の範囲【請求項１】
複数の半導体スイッチング素子と、複数の前記半導体スイッチング素子それぞれと逆並列に接続された複数の還流ダイオードとを備え、前記半導体スイッチング素子と前記還流ダイオードをそれぞれ含む複数の電気経路が並列に接続された電力変換装置であって、
複数の前記電気経路のうち、複数の前記半導体スイッチング素子それぞれのターンオフ時に流れる電流が最大となる前記電気経路の前記半導体スイッチング素子は、自身のコレクタ－エミッタ間に生じるダイナミックアバランシェ電圧が、他の前記電気経路に含まれる前記半導体スイッチング素子のコレクタ－エミッタ間に生じるダイナミックアバランシェ電圧よりも小さいことを特徴とする電力変換装置。
続きを表示（約 1,700 文字）【請求項２】
前記ダイナミックアバランシェ電圧が他よりも小さい前記半導体スイッチング素子は、自身のゲート閾値電圧が、他の前記電気経路に含まれる前記半導体スイッチング素子のゲート閾値電圧よりも小さいことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記ダイナミックアバランシェ電圧が他よりも小さい前記半導体スイッチング素子は、自身のゲートに繋がるゲート配線抵抗が、他の前記電気経路に含まれる前記半導体スイッチング素子のゲートに繋がるゲート配線抵抗よりも大きいことを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記ダイナミックアバランシェ電圧が他よりも小さい前記半導体スイッチング素子は、自身のゲート－コレクタ間の容量とゲート－エミッタ間の容量の和が、他の前記電気経路に含まれる前記半導体スイッチング素子のゲート－コレクタ間の容量とゲート－エミッタ間の容量の和よりも大きいことを特徴とする請求項１に記載の電力変換装置。
【請求項５】
前記ダイナミックアバランシェ電圧が他よりも小さい前記半導体スイッチング素子は、複数の前記半導体スイッチング素子それぞれにオン電流が流れるとき、自身の電圧降下量が、他の前記電気経路に含まれる前記半導体スイッチング素子の電圧降下量よりも小さいことを特徴とする請求項１に記載の電力変換装置。
【請求項６】
複数の半導体スイッチング素子と、複数の前記半導体スイッチング素子それぞれと逆並列に接続された複数の還流ダイオードとを備え、前記半導体スイッチング素子と前記還流ダイオードをそれぞれ含む複数の電気経路が並列に接続された電力変換装置であって、
複数の前記電気経路のうち、それぞれの配線インダクタンスの中で最大となる前記配線インダクタンスが存在する前記電気経路の前記半導体スイッチング素子は、自身のコレクタ－エミッタ間に生じるダイナミックアバランシェ電圧が、他の前記電気経路に含まれる前記半導体スイッチング素子のコレクタ－エミッタ間に生じるダイナミックアバランシェ電圧よりも小さいことを特徴とする電力変換装置。
【請求項７】
前記半導体スイッチング素子と前記還流ダイオードは、一対として同一の半導体チップ内に形成されたＲＣ－ＩＧＢＴであることを特徴とする請求項１または請求項６に記載の電力変換装置。
【請求項８】
前記ダイナミックアバランシェ電圧が他よりも小さい前記半導体スイッチング素子は、複数の前記電気経路それぞれに前記電力変換装置の定格電流を超える電流が流れた場合にのみ、ダイナミックアバランシェ現象が生じることを特徴とする請求項１から請求項６のいずれか１項に記載の電力変換装置。
【請求項９】
複数の半導体スイッチング素子と、複数の前記半導体スイッチング素子それぞれと逆並列に接続された複数の還流ダイオードとを備え、前記半導体スイッチング素子と前記還流ダイオードをそれぞれ含む複数の電気経路が並列に接続された電力変換装置であって、
複数の前記電気経路のうち、複数の前記半導体スイッチング素子それぞれのゲート閾値電圧、ゲート配線抵抗、ゲートの入力容量、オン電流による電圧降下量を含む複数のパラメータの中から少なくとも１つのパラメータにより、前記半導体スイッチング素子のターンオフ時に流れる電流が最大となる前記電気経路に、自身のコレクタ－エミッタ間に生じるダイナミックアバランシェ電圧が、他の前記電気経路に含まれる前記半導体スイッチング素子のコレクタ－エミッタ間に生じるダイナミックアバランシェ電圧よりも小さい前記半導体スイッチング素子を配置したことを特徴とする電力変換装置。
【請求項１０】
複数の前記パラメータの中から２つ以上の組み合わせのパラメータにより、前記半導体スイッチング素子のターンオフ時に流れる電流が最大となる前記電気経路に、前記ダイナミックアバランシェ電圧が他よりも小さい前記半導体スイッチング素子を配置したことを特徴とする請求項９に記載の電力変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、電力変換装置に関するものである。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
近年、パワーエレクトロニクス分野おいて、ハイブリッド自動車、電気自動車など、電動パワートレイン用の電力変換装置は、複数の半導体スイッチング素子、例えばＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）を並列接続して、同時にスイッチング駆動させることにより処理可能な電力容量を増大させている。
この種の電力変換装置では、並列に接続された複数の半導体スイッチング素子の間で、特性のばらつき、配線に存在する配線インダクタンスなどの差により、半導体スイッチング素子に流れる電流の大きさと、配線インダクタンスに流れる電流の時間変化率（ｄＩ／ｄｔ）に起因するサージ電圧が複数の半導体スイッチング素子の間で異なるアンバランスが発生する。
【０００３】
例えば，半導体スイッチング素子がオン状態からオフ状態に遷移するターンオフ時に、遮断する電流が大きい半導体スイッチング素子には、遮断時に配線インダクタンスの成分Ｌに生じるＬ×ｄＩ／ｄｔにより、半導体スイッチング素子のコレクタ－エミッタ間に高いサージ電圧が発生して、このサージ電圧が半導体スイッチング素子の耐圧を超過した場合、過電流が流れて、半導体スイッチング素子が破壊するおそれがある。
これらを回避すべく、想定されるサージ電圧の最大値を低減するために、一般的には、電力変換装置のスイッチング損失が大きく損なわれることを許容して、高速スイッチングではなく低速スイッチングに設定しなければならない。しかしながら、スイッチング損失が大きくなると、必要な半導体スイッチング素子の面積が大きくなり、製品コストが増大する。
【０００４】
そこで、半導体スイッチング素子の間で流れる電流とサージ電圧のアンバランスを抑制する手段として、半導体スイッチング素子と逆並列に接続された還流ダイオードとをそれぞれ含む複数の電気経路の中で、それぞれに還流電流が流れる場合のインピーダンスが最大となる電気経路に、自身の電圧降下量が他の還流ダイオードの電圧降下量よりも小さい還流ダイオードを配置することにより、複数の電気経路の間で電流の大きさが異なるアンバランスを低減する方法が紹介されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
特許第６８６６７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１を参照すれば、複数の電気経路の中でインピーダンスが最大の電気経路に、半導体スイッチング素子にオン電流が流れる際の電圧降下量であるオン電圧Ｖｏｎが、他よりも小さな半導体スイッチング素子を配置することにより、並列に接続された複数の半導体スイッチング素子の間の電流アンバランスを低減でき、スイッチング時のサージ電圧のワースト値を低減できることになる。
【０００７】
しかしながら、並列に接続された複数の半導体スイッチング素子の間でターンオフ時の電流とその時間変化率（ｄＩ／ｄｔ）にアンバランスが生じる要因は、オン電圧Ｖｏｎだけではなく、ゲートオンオフの境目となるゲート閾値電圧Ｖｔｈ、ゲート配線抵抗の抵抗成分Ｒｇ、ゲートに寄生する容量のうちゲート－コレクタ間の容量とゲート－エミッタ間の容量の和であるゲートの入力容量Ｃｉｅｓそれぞれの特性のばらつきによっても影響されるため、特許文献１に記載された方法だけだと、サージ電圧のアンバランスとそれによるスイッチング損失の増大を十分に抑制できないという課題がある。
【０００８】
本開示は、上記のような課題を解決するためになされたものであり、並列に接続された複数の半導体スイッチング素子の間で、特性のばらつきによりターンオフ時に流れる電流の差が大きい場合でも、それに起因するサージ電圧のアンバランスとスイッチング損失を低減できる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本開示に係る電力変換装置は、
複数の半導体スイッチング素子と、複数の半導体スイッチング素子それぞれと逆並列に接続された複数の還流ダイオードとを備え、半導体スイッチング素子と還流ダイオードをそれぞれ含む複数の電気経路が並列に接続された電力変換装置であって、
複数の電気経路のうち、複数の半導体スイッチング素子それぞれのターンオフ時に流れる電流が最大となる電気経路の半導体スイッチング素子は、自身のコレクタ－エミッタ間に生じるダイナミックアバランシェ電圧が、他の電気経路に含まれる半導体スイッチング素子のコレクタ－エミッタ間に生じるダイナミックアバランシェ電圧よりも小さいことを特徴とするものである。
【発明の効果】
【００１０】
本開示によれば、並列に接続された複数の半導体スイッチング素子の間で、特性のばらつきによりターンオフ時に流れる電流の差が大きい場合でも、それに起因するサージ電圧のアンバランスとスイッチング損失を低減できる電力変換装置が得られる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許