特許ウォッチ

公開番号2025077983
公報種別公開特許公報(A)
公開日2025-05-19
出願番号2024131208
出願日2024-08-07
発明の名称発光装置、光電変換装置及び電子機器
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類G09G 3/3233 20160101AFI20250512BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】信号線の負荷容量を低減する。
【解決手段】発光装置は、第1の画素回路及び第2の画素回路と、第1の画素回路及び第2の画素回路に画素信号を供給するための信号線と、信号線に接続された第1のトランジスタと、を有する。第1の画素回路及び第2の画素回路のそれぞれは、発光素子と、発光素子を発光させるための電流が流れる経路上に配置された第2のトランジスタと、第2のトランジスタの制御端子に接続された第3のトランジスタと、を含む。第1の画素回路及び第2の画素回路のそれぞれの第3のトランジスタは、第1のトランジスタを介して信号線に接続される。
【選択図】図2
特許請求の範囲【請求項１】
発光装置であって、
第１の画素回路及び第２の画素回路と、
第１の画素回路及び第２の画素回路に画素信号を供給するための信号線と、
前記信号線に接続された第１のトランジスタと、を備え、
前記第１の画素回路及び前記第２の画素回路のそれぞれは、
発光素子と、
前記発光素子を発光させるための電流が流れる経路上に配置された第２のトランジスタと、
前記第２のトランジスタの制御端子に接続された第３のトランジスタと、を含み、
前記第１の画素回路及び前記第２の画素回路のそれぞれの前記第３のトランジスタは、前記第１のトランジスタを介して前記信号線に接続される、発光装置。
続きを表示（約 2,000 文字）【請求項２】
前記第１の画素回路と前記第２の画素回路とは、前記信号線が延在する方向に並んでいる、請求項１に記載の発光装置。
【請求項３】
前記第１のトランジスタと、前記第１の画素回路の各トランジスタと、前記第２の画素回路の各トランジスタとのそれぞれを、オンとオフとの間で切り替える走査回路をさらに備える、請求項１に記載の発光装置。
【請求項４】
前記走査回路は、
前記第１のトランジスタがオンである期間と、前記第１の画素回路の前記第３のトランジスタがオンである期間とを重複させることによって、前記画素信号を前記第１の画素回路の前記第２のトランジスタの前記制御端子に書き込み、
前記第１のトランジスタがオンである期間と、前記第２の画素回路の前記第３のトランジスタがオンである期間とを重複させることによって、前記画素信号を前記第２の画素回路の前記第２のトランジスタの前記制御端子に書き込む、請求項３に記載の発光装置。
【請求項５】
前記走査回路は、
前記第１のトランジスタと前記第１の画素回路の前記第３のトランジスタとの両方がオンである間に、前記第２の画素回路の前記第３のトランジスタをオフに維持し、
前記第１のトランジスタと前記第２の画素回路の前記第３のトランジスタとの両方がオンである間に、前記第１の画素回路の前記第３のトランジスタをオフに維持する、請求項３に記載の発光装置。
【請求項６】
前記走査回路は、
前記第１のトランジスタと前記第１の画素回路の前記第３のトランジスタとの両方がオンである状態から、前記第１のトランジスタをオンに維持したまま、前記第１の画素回路の前記第３のトランジスタをオフに切り換え、
前記第１のトランジスタと前記第２の画素回路の前記第３のトランジスタとの両方がオンである状態から、前記第１のトランジスタをオンに維持したまま、前記第２の画素回路の前記第３のトランジスタをオフに切り換える、請求項３に記載の発光装置。
【請求項７】
前記発光装置は、
前記信号線から画素信号が供給される第３の画素回路及び第４の画素回路と、
前記信号線に接続された第４のトランジスタと、をさらに備え、
前記第３の画素回路及び前記第４の画素回路のそれぞれは、
第２の発光素子と、
前記第２の発光素子を発光させるための電流が流れる経路上に配置された第５のトランジスタと、
前記第５のトランジスタの制御端子に接続された第６のトランジスタと、を含み、
前記第３の画素回路及び前記第４の画素回路のそれぞれの前記第６のトランジスタは、前記第４のトランジスタを介して前記信号線に接続され、
前記走査回路は、前記第４のトランジスタがオンである期間と、前記第３の画素回路の前記第６のトランジスタがオンである期間と、前記第４の画素回路の前記第６のトランジスタがオンである期間とを重複させることによって、前記画素信号を前記第３の画素回路の前記第５のトランジスタの前記制御端子及び前記第４の画素回路の前記第５のトランジスタの前記制御端子のそれぞれに書き込む、請求項３に記載の発光装置。
【請求項８】
前記発光装置は、
前記信号線から画素信号が供給される第５の画素回路及び第６の画素回路と、
前記信号線に接続された第７のトランジスタと、をさらに備え、
前記第５の画素回路及び前記第６の画素回路のそれぞれは、
第３の発光素子と、
前記第３の発光素子を発光させるための電流が流れる経路上に配置された第８のトランジスタと、を含み、
前記第５の画素回路及び前記第６の画素回路のそれぞれの前記第８のトランジスタの制御端子は、他のトランジスタを介さずに前記第７のトランジスタに接続され、
前記走査回路は、前記第７のトランジスタをオンにすることによって、前記画素信号を前記第５の画素回路の前記第８のトランジスタの前記制御端子及び前記第６の画素回路の前記第８のトランジスタの前記制御端子のそれぞれに書き込む、請求項３に記載の発光装置。
【請求項９】
前記第１のトランジスタの容量は、前記第１の画素回路及び前記第２の画素回路のそれぞれの前記第３のトランジスタの容量よりも小さい、請求項１に記載の発光装置。
【請求項１０】
前記第１のトランジスタのゲート絶縁膜の厚さは、前記第１の画素回路及び前記第２の画素回路のそれぞれの前記第３のトランジスタのゲート絶縁膜の厚さよりも大きい、請求項１に記載の発光装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、発光装置、光電変換装置及び電子機器に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
発光素子に流れる電流を制御するための駆動トランジスタを画素回路内に配置するアクティブマトリクス方式の表示装置の開発が行われている。特許文献１に記載された表示装置では、画素列を構成する複数の画素回路のそれぞれが１つの信号線に接続されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１０－１４５５７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
信号線に接続されているトランジスタの個数の増加につれて信号線の負荷容量も大きくなる。信号線の負荷容量が大きいと、信号線の電位の静定時間が長くなり、画素回路に信号を精度よく高速に書き込むことが困難になる。本発明の一部の側面は、信号線の負荷容量を低減することを目的とする。
【課題を解決するための手段】
【０００５】
一部の実施形態によれば、発光装置であって、第１の画素回路及び第２の画素回路と、第１の画素回路及び第２の画素回路に画素信号を供給するための信号線と、前記信号線に接続された第１のトランジスタと、を備え、前記第１の画素回路及び前記第２の画素回路のそれぞれは、発光素子と、前記発光素子を発光させるための電流が流れる経路上に配置された第２のトランジスタと、前記第２のトランジスタの制御端子に接続された第３のトランジスタと、を含み、前記第１の画素回路及び前記第２の画素回路のそれぞれの前記第３のトランジスタは、前記第１のトランジスタを介して前記信号線に接続される、発光装置が提供される。
【発明の効果】
【０００６】
上記実施形態により、信号線の負荷容量を低減できる。
【図面の簡単な説明】
【０００７】
第１の実施形態に係る発光装置の構成例を説明するブロック図。
第１の実施形態に係る画素回路の構成例を説明する回路図。
第１の実施形態に係る発光装置の動作例を説明するタイミング図。
第１の実施形態に係る発光装置の別の動作例を説明するタイミング図。
第２の実施形態に係る画素回路の構成例を説明する回路図。
第２の実施形態に係る発光装置の動作例を説明するタイミング図。
第３の実施形態に係る発光装置の構成例を説明するブロック図。
第３の実施形態に係る発光装置の動作例を説明するタイミング図。
第４の実施形態に係る画素回路の構成例を説明する回路図。
第４の実施形態に係る発光装置の動作例を説明するタイミング図。
上記実施形態の発光装置を用いた表示装置の一例を示す図。
上記実施形態の発光装置を用いた光電変換装置及び電子機器の一例を示す図。
上記実施形態の発光装置を用いた表示装置の一例を示す図。
上記実施形態の発光装置を用いた照明装置及び移動体の一例を示す図。
上記実施形態の発光装置を用いたウェアラブルデバイスの一例を示す図。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【０００９】
＜第１の実施形態＞
図１を参照して、第１の実施形態に係る発光装置１００の構成例について説明する。後述するように、発光装置１００は、表示装置において使用されてもよい。例えば、発光装置１００は、平面型（フラットパネル型とも呼ばれうる）の表示装置において使用されてもよい。
【００１０】
発光装置１００は、複数の画素回路１０１と、垂直走査回路１０３と、信号出力回路１０４と、制御回路１０５とを含んでもよい。複数の画素回路１０１は、画素アレイ部１０２において２次元アレイ状に（すなわち、複数の画素行及び複数の画素列を構成するように）配置されている。画素行とは、図１において行方向（横方向）に並んだ複数の画素によって形成される行のことであってもよい。画素列とは、図１において列方向（縦方向）に並んだ複数の画素によって形成される列のことであってもよい。複数の画素回路１０１は、１次元アレイ状に配置されてもよい。図１の例では、複数の画素回路１０１が２ｍ行ｎ列（ｍ及びｎは１以上の整数）に配置されている。１つの画素列について、信号出力回路１０４に近い方からｉ番目に配置された画素回路１０１を画素回路１０１＿ｉ（ｉは１以上２ｍ以下の整数）と表す。画素回路１０１は、単に画素と呼ばれてもよい。図１では、説明を簡単にするために、画素アレイ部１０２に含まれる画素行の数が偶数である場合について説明する。これに代えて、画素アレイ部１０２に含まれる画素行の数は奇数であってもよい。
（【００１１】以降は省略されています）

関連特許