特許ウォッチ

公開番号2025086872
公報種別公開特許公報(A)
公開日2025-06-09
出願番号2024187906
出願日2024-10-25
発明の名称メモリ装置およびその動作方法
出願人エスケーハイニックス株式会社,SK hynix Inc.
代理人弁理士法人三枝国際特許事務所
主分類G11C 16/34 20060101AFI20250602BHJP(情報記憶)
要約【課題】メモリ装置のリテンション特性を改善することができるメモリ装置およびその動作方法を提供する。
【解決手段】本技術は、メモリ装置およびその動作方法に関し、メモリ装置1100は、複数のメモリセルMC1～MC16をそれぞれ含む複数のメモリブロックMB1～MBkと、複数のメモリブロックMB1～MBkのうち選択されたメモリブロックに対するバックグラウンド動作およびオーバーライト動作を実行するための周辺回路200と、バックグラウンド動作およびオーバーライト動作を実行するように周辺回路200を制御するための制御ロジック300と、を含み、制御ロジック300は、選択されたメモリブロックに格納された有効データ数に基づいて選択されたメモリブロックの複数のメモリセルのしきい値電圧を設定しきい値電圧値以上に上昇させるオーバーライト動作を実行するように周辺回路200を制御する。
【選択図】図2
特許請求の範囲【請求項１】
複数のメモリセルをそれぞれ含む複数のメモリブロックと、
前記複数のメモリブロックのうち選択されたメモリブロックに対するバックグラウンド動作およびオーバーライト動作を実行するための周辺回路と、
前記バックグラウンド動作および前記オーバーライト動作を実行するように前記周辺回路を制御するための制御ロジックと、を含み、
前記制御ロジックは、前記選択されたメモリブロックに格納された有効データ数に基づいて、前記選択されたメモリブロックの前記複数のメモリセルのしきい値電圧を設定しきい値電圧値以上に上昇させる前記オーバーライト動作を実行するように前記周辺回路を制御するメモリ装置。
続きを表示（約 1,500 文字）【請求項２】
前記制御ロジックは、オーバーライト管理部を含み、前記オーバーライト管理部は、前記選択されたメモリブロックに格納された前記有効データ数をチェックし、チェックされた前記有効データ数が設定値より小さい場合、前記選択されたメモリブロックに対するコピーバック動作および前記オーバーライト動作を実行するように周辺回路を制御する請求項１に記載のメモリ装置。
【請求項３】
前記オーバーライト管理部は、前記選択されたメモリブロック内に格納された前記有効データ数をカウントし、カウントされた前記有効データ数に基づいて前記選択されたメモリブロックを前記オーバーライト動作の対象メモリブロックであるか否かを判断してコピーバック活性化信号およびオーバーライト活性化信号を生成して出力するメモリブロック状態判断部と、
前記コピーバック活性化信号に応答して前記選択されたメモリブロックに格納された前記有効データに対するリード動作と、リードされた前記有効データを前記複数のメモリブロックのうち前記選択されたメモリブロックを除いたターゲットメモリブロックに格納する有効データプログラム動作を含むコピーバック動作に対応するコピーバック制御信号を生成して出力するコピーバック動作制御部と、
前記オーバーライト活性化信号に応答して前記選択されたメモリブロックに対する前記オーバーライト動作に対応するオーバーライト制御信号を生成して出力するオーバーライト動作制御部と、
前記コピーバック制御信号または前記オーバーライト制御信号に応答して前記周辺回路を制御するための制御信号を生成する制御信号生成部と、を含む請求項２に記載のメモリ装置。
【請求項４】
前記メモリブロック状態判断部は、前記選択されたメモリブロック内に格納された前記有効データ数が設定値より少ない場合、前記選択されたメモリブロックを前記オーバーライト動作の対象メモリブロックと判断し、
前記選択されたメモリブロック内に格納された前記有効データがないと判断される場合、前記コピーバック活性化信号を非活性化させて前記コピーバック動作をスキップする請求項３に記載のメモリ装置。
【請求項５】
前記メモリブロック状態判断部は、前記選択されたメモリブロックに含まれた複数のページのうち前記有効データが格納されたページ数をカウントして前記有効データ数をカウントする請求項３に記載のメモリ装置。
【請求項６】
前記周辺回路は、前記オーバーライト動作時、前記選択されたメモリブロックの選択されたワードラインまたは全ワードラインにオーバーライトプログラム電圧を印加する請求項１に記載のメモリ装置。
【請求項７】
前記周辺回路は、前記オーバーライト動作時、前記選択されたメモリブロックに含まれた前記複数のメモリセルのうち消去状態に対応するメモリセルの前記しきい値電圧を前記設定しきい値電圧値以上に上昇させる請求項１に記載のメモリ装置。
【請求項８】
前記周辺回路は、前記オーバーライト動作時、前記選択されたメモリブロックに含まれた前記複数のメモリセルのうち消去状態および少なくとも１つのプログラム状態に対応するメモリセルの前記しきい値電圧を前記設定しきい値電圧値以上に上昇させる請求項１に記載のメモリ装置。
【請求項９】
前記少なくとも１つのプログラム状態は、複数のプログラム状態のうちしきい値電圧分布が相対的に低いプログラム状態である請求項８に記載のメモリ装置。
【請求項１０】
前記設定しきい値電圧値は、０Ｖより大きい請求項１に記載のメモリ装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電子装置に関し、特に、メモリ装置およびその動作方法に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
不揮発性メモリ装置は、書き込みおよび読み出し速度が相対的に遅いが、電源供給が遮断されても格納データを保持する。したがって、電源供給の有無と関係なく保持されるべきデータを格納するため、不揮発性メモリ装置が使用される。不揮発性メモリ装置には、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＭＲＯＭ（ＭａｓｋＲＯＭ）、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＰＲＯＭ（ＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、フラッシュメモリ（Ｆｌａｓｈｍｅｍｏｒｙ）、ＰＲＡＭ（ＰｈａｓｅｃｈａｎｇｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＭＲＡＭ（ＭａｇｎｅｔｉｃＲＡＭ）、ＲＲＡＭ（ＲｅｓｉｓｔｉｖｅＲＡＭ）、ＦＲＡＭ（登録商標）（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲＡＭ）などがある。フラッシュメモリは、ＮＯＲ型とＮＡＮＤ型に区分される。
【０００３】
フラッシュメモリは、データのプログラムと消去が自由なＲＡＭの利点と、電源供給が遮断されても格納されたデータを保存できるＲＯＭの利点と、を有する。フラッシュメモリは、デジタルカメラ、ＰＤＡ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔ）およびＭＰ３プレーヤーなどの携帯型電子機器の記憶媒体として広く使用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施例は、メモリ装置のリテンション特性を改善することができるメモリ装置およびその動作方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施例に係るメモリ装置は、複数のメモリセルをそれぞれ含む複数のメモリブロックと、前記複数のメモリブロックのうち選択されたメモリブロックに対するバックグラウンド動作およびオーバーライト動作を実行するための周辺回路と、前記バックグラウンド動作および前記オーバーライト動作を実行するように前記周辺回路を制御するための制御ロジックと、を含み、前記制御ロジックは、前記選択されたメモリブロックに格納された有効データ数に基づいて前記選択されたメモリブロックの前記複数のメモリセルのしきい値電圧を設定しきい値電圧値以上に上昇させる前記オーバーライト動作を実行するように前記周辺回路を制御する。
【０００６】
本発明の実施例に係るメモリ装置の動作方法は、選択されたメモリブロックに格納された有効データの数をチェックするステップと、前記有効データの数が設定値より小さい場合、前記選択されたメモリブロックに対するコピーバック動作を実行するステップと、前記選択されたメモリブロックに含まれたメモリセルのうち消去状態または前記消去状態および少なくとも１つのプログラム状態に対応する選択メモリセルに対するオーバーライト動作を実行するステップと、を含む。
【０００７】
本発明の実施例に係るメモリ装置の動作方法は、バックグラウンド動作が実行された選択されたメモリブロックに格納された有効データの数をチェックするステップと、前記有効データの数に基づいて前記選択されたメモリブロックをオーバーライト対象メモリブロックと判断するステップと、前記オーバーライト対象メモリブロックと判断された前記選択されたメモリブロックに格納された前記有効データをターゲットメモリブロックに移動させて格納するコピーバック動作を実行するステップと、前記コピーバック動作後、前記選択されたメモリブロックに含まれたメモリセルのうち消去状態または前記消去状態および少なくとも１つのプログラム状態に対応する選択メモリセルのしきい値電圧を設定しきい値電圧値以上に上昇させるオーバーライト動作を実行するステップと、を含む。
【０００８】
本発明の実施例に係るメモリ装置の動作方法は、複数のメモリブロックのうち第１メモリブロックに格納された有効データの数をチェックするステップと、前記チェックされた有効データの数が設定されたデータ量より少ない場合、前記第１メモリブロックに格納された前記有効データを前記複数のメモリブロックのうち第２メモリブロックに格納させるコピーバック動作を実行するステップと、前記第１メモリブロックの前記チェックされた有効データの数に基づいて前記第１メモリブロックに含まれた多数のメモリセルのしきい値電圧を設定しきい値電圧値以上に上昇させるオーバーライト動作を実行するステップと、を含む。
【発明の効果】
【０００９】
本技術によれば、有効データの数が設定数より少ないメモリブロックに対してオーバーライト動作を実行して、メモリセルのリテンション特性を改善させることができる。
【図面の簡単な説明】
【００１０】
本発明の実施例に係るメモリシステムを説明するための図である。
図１のメモリ装置を説明するための図である。
図２のオーバーライト管理部を説明するための図である。
図２のメモリブロックを説明するための図である。
三次元に構成されたメモリブロックの実施例を説明するための図である。
メモリセル間の領域に存在するホールによるメモリセルのしきい値電圧下向現象を説明するための図である。
メモリセル間の領域に存在するホールによるメモリセルのしきい値電圧下向現象を説明するための図である。
メモリセル間の領域に存在するホールによるメモリセルのしきい値電圧下向現象を説明するための図である。
メモリセル間の領域に存在するホールによるメモリセルのしきい値電圧下向現象を説明するための図である。
メモリセル間の領域に存在するホールによるメモリセルのしきい値電圧下向現象を説明するための図である。
プログラムされたメモリセルのリテンション特性の低下によるしきい値電圧分布を示す図である。
本発明の実施例に係るメモリ装置の動作方法を説明するためのフローチャートである。
本発明の一実施例に係るメモリ装置のオーバーライト動作を説明するためのメモリセルのしきい値電圧分布を示す図である。
本発明の他の実施例に係るメモリ装置のオーバーライト動作を説明するためのメモリセルのしきい値電圧分布を示す図である。
図２に示したメモリ装置を含むメモリシステムの他の実施例を説明するための図である。
図２に示したメモリ装置を含むメモリシステムの他の実施例を説明するための図である。
図２に示したメモリ装置を含むメモリシステムの他の実施例を説明するための図である。
図２に示したメモリ装置を含むメモリシステムの他の実施例を説明するための図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許