特許ウォッチ

公開番号2025090230
公報種別公開特許公報(A)
公開日2025-06-17
出願番号2023205341
出願日2023-12-05
発明の名称半導体装置
出願人ミネベアパワーデバイス株式会社
代理人ポレール弁理士法人
主分類H10D 30/66 20250101AFI20250610BHJP()
要約【課題】
縦チャネルフィン構造のトレンチMOSFETにおいて、チャネル密度を上げるためにトレンチピッチを縮小した場合でも、閾値電圧の低下やばらつきを抑制する。
【解決手段】
半導体装置1が、平面視したとき第1の方向に長手方向を有し第2の方向に短手方向を有し第2の方向に複数配列された複数のトレンチ2と、複数のトレンチ2で区切られたフィン構造を含む第1導電型のソース領域3と、複数のトレンチ2で区切られたフィン構造の第2導電型のチャネル領域5と、第2導電型のボディ領域9と、を有し、チャネル領域5はボディ領域9に接続されているとともに、チャネル領域5には縦方向にチャネル電流が流れ、チャネル領域5は、ソース領域3の下面に接する第1チャネル領域5Aと、第1チャネル領域5Aよりも下方に配置された第2チャネル領域5Bとを有し、第1チャネル領域5Aは、第2チャネル領域5Bよりも第2導電型の不純物濃度が高い。
【選択図】図2
特許請求の範囲【請求項１】
平面視したとき第１の方向に長手方向を有し第２の方向に短手方向を有し前記第２の方向に複数配列された複数のトレンチと、
少なくとも一部が前記複数のトレンチで区切られたフィン構造となっている領域を含む第１導電型のソース領域と、
前記ソース領域の下面に接し、前記複数のトレンチで区切られたフィン構造の第２導電型のチャネル領域と、
前記トレンチの内部に配置されたゲート絶縁膜と、
少なくとも一部が前記トレンチの内部に配置された領域を含むゲート電極と、
前記チャネル領域の下方に配置された第１導電型のＪＦＥＴ領域と、
前記ＪＦＥＴ領域の側方に配置された第２導電型のボディ領域と、を有し、
前記複数のトレンチの底面の前記第１の方向の端部は、前記ボディ領域の中に配置され、
前記チャネル領域は前記ボディ領域に接続されているとともに、前記チャネル領域には縦方向にチャネル電流が流れ、
前記チャネル領域は、前記ソース領域の下面に接する第１チャネル領域と、前記第１チャネル領域よりも下方に配置された第２チャネル領域とを有し、前記第１チャネル領域は、前記第２チャネル領域よりも第２導電型の不純物濃度が高いことを特徴とする半導体装置。
続きを表示（約 1,000 文字）【請求項２】
請求項１において、
前記第１チャネル領域の第２導電型の不純物濃度と、前記第１チャネル領域の前記第２の方向の寸法は、前記ゲート電極に所定の閾値電圧が印加されたときでも前記第１チャネル領域を間に挟む２つの前記ゲート電極から伸びた空乏層が前記第１チャネル領域の内部でつながらない値に設定されていることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第１チャネル領域の第２導電型の不純物濃度が、５×１０
１７
ｃｍ
－３
以上、２×１０
１８
ｃｍ
－３
以下であることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第１チャネル領域の前記第２の方向の寸法が、０．２ｕｍ以上、０．６ｕｍ以下であることを特徴とする半導体装置。
【請求項５】
請求項１において、
前記第１チャネル領域の第２導電型の不純物濃度のピーク深さは、前記ソース領域と前記第１チャネル領域との接合位置よりも深いことを特徴とする半導体装置。
【請求項６】
請求項１において、
前記ボディ領域は、前記チャネル領域の側方に配置された第１ボディ領域と、前記チャネル領域の下面よりも深い位置に配置された第２ボディ領域とを有し、前記第１ボディ領域は、前記第２ボディ領域よりも第２導電型の不純物濃度が低いことを特徴とする半導体装置。
【請求項７】
請求項６において、
前記第１ボディ領域の第２導電型の不純物濃度は、前記第２チャネル領域の第２導電型の不純物濃度と等しいかそれより低いことを特徴とする半導体装置。
【請求項８】
請求項１において、
前記ＪＦＥＴ領域の下方に配置された第１導電型のドリフト領域と、
前記ドリフト領域の下方に配置され前記ドリフト領域よりも不純物濃度が高い第１導電型のドレイン領域と、を有することを特徴とする半導体装置。
【請求項９】
請求項１において、
前記トレンチの内部に配置された前記ゲート電極は、前記トレンチの外部で互いに接続されていることを特徴とする半導体装置。
【請求項１０】
請求項１において、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
トレンチ型のＭＯＳＦＥＴの一種として、縦チャネルフィン構造のトレンチＭＯＳＦＥＴが提案されている。
【０００３】
図７は、従来の縦チャネルフィン構造のトレンチＭＯＳＦＥＴの構造を模式的に説明する斜視図である。なお、図７では、ゲート電極、ゲート絶縁膜、層間絶縁膜、ソース電極、ドレイン電極は図示を省略している。
【０００４】
図７に示す従来の半導体装置１は、平面視したとき第１の方向に長手方向を有し第２の方向に短手方向を有し第２の方向に複数配列された複数のトレンチ２を有している。なお、図７の手前の断面における点線で示したトレンチ２は、他の構成要素とトレンチ２との位置関係を説明するために仮想的にトレンチ２に対応する位置を示したものである。
【０００５】
第１導電型のソース領域３は、少なくとも一部が複数のトレンチ２で区切られたフィン構造となっている領域を含んでいる。ソース領域３の下面には、ソース領域３に接して、複数のトレンチ２で区切られたフィン構造の第２導電型のチャネル領域５が形成されている。チャネル領域５の下方には、第１導電型のＪＦＥＴ領域８が形成されており、ＪＦＥＴ領域８の側方には第２導電型のボディ領域９が形成されている。チャネル領域５は、ボディ領域９に接続されている。ＪＦＥＴ領域８の下方には、第１導電型のドリフト領域１０が形成されており、ドリフト領域１０の下方には第１導電型のドレイン領域１１が形成されている。
【０００６】
そして、図７に示す従来の半導体装置１は、トレンチ２の内部に配置されたゲート絶縁膜と、少なくとも一部がトレンチ２の内部に配置された領域を含むゲート電極とを有し、チャネル領域５には縦方向（深さ方向）にチャネル電流が流れる。なお、トレンチ２の内部に埋め込まれたゲート電極は、トレンチ２の外部で互いに接続されている。
【０００７】
なお、このような技術に関連する特許文献としては、例えば特許文献１があり、各構成要素の名称や細部の構造は異なるが、特許文献１の段落００４８～００５２、図３、図１４～図１８には、先ほど説明した図７に類似する構成が記載されている。
【先行技術文献】
【特許文献】
【０００８】
特開２００４－２０７２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図７に示す従来の半導体装置１の構造によれば、トレンチピッチを縮小してチャネル密度を上げることでチャネルの数を増やすことができるので、半導体チップ全体で見たときのオン抵抗を低減することができる。
【００１０】
しかしながら、図７に示した従来の半導体装置１では、チャネル密度を上げるためにトレンチピッチを縮小してチャネル領域５の第２の方向の寸法（Ｆｉｎ幅ＷＦ）を小さくしていくと、チャネル領域５を間に挟む２つのゲート電極から伸びた空乏層がチャネル領域５の内部でつながってしまい、閾値電圧（Ｖｔｈ）が意図していた閾値電圧（Ｖｔｈ）（空乏層がチャネル領域５の内部でつながらないときの閾値電圧（Ｖｔｈ））よりも低下してしまうという課題がある。また、そのような場合には、製造上のばらつきでＦｉｎ幅ＷＦがばらつくと、閾値電圧（Ｖｔｈ）がばらつくという課題がある。
（【００１１】以降は省略されています）

関連特許