特許ウォッチ

公開番号2025093731
公報種別公開特許公報(A)
公開日2025-06-24
出願番号2023209552
出願日2023-12-12
発明の名称メモリコントローラ及びメモリコントローラの制御方法
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類G06F 12/00 20060101AFI20250617BHJP(計算;計数)
要約【課題】メモリの利用効率の低下を抑制する。
【解決手段】データ信号を共有する複数のメモリにアクセスするリード又はライトのコマンドを発行するメモリコントローラであって、前記コマンドのアクセス要求を保持する保持回路と、前記保持回路に保持されているアクセス要求から任意のアクセス要求を選択してコマンドを発行する制御回路と、を備え、前記制御回路は、コマンドが直前に発行された第1のメモリとは異なる第2のメモリへコマンドを発行する場合、前記第1のメモリへ直前に発行されたコマンドの種別と前記第2のメモリへ発行するコマンドの種別との組ごとに予め設定された各所定期間に基づいて、優先して発行するコマンドを制御する。
【選択図】図1
特許請求の範囲【請求項１】
データ信号を共有する複数のメモリにアクセスするリード又はライトのコマンドを発行するメモリコントローラであって、
前記コマンドのアクセス要求を保持する保持回路と、
前記保持回路に保持されているアクセス要求から任意のアクセス要求を選択してコマンドを発行する制御回路と、を備え、
前記制御回路は、コマンドが直前に発行された第１のメモリとは異なる第２のメモリへコマンドを発行する場合、前記第１のメモリへ直前に発行されたコマンドの種別と前記第２のメモリへ発行するコマンドの種別との組ごとに予め設定された各所定期間に基づいて、優先して発行するコマンドを制御することを特徴とするメモリコントローラ。
続きを表示（約 1,800 文字）【請求項２】
前記制御回路は、コマンドが直前に発行された前記第１のメモリとは異なる前記第２のメモリへコマンドを発行する場合、前記予め設定された各所定期間のうち最短の所定期間に対応するコマンドを、コマンドの直前の発行から前記最短の所定期間の経過後に優先して発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項３】
前記制御回路は、コマンドが直前に発行された前記第１のメモリとは異なる前記第２のメモリへコマンドを発行する場合、ライトコマンドよりもリードコマンドを優先して発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項４】
前記制御回路は、ライトコマンドが直前に発行された前記第１のメモリとは異なる前記第２のメモリへライトコマンド又はリードコマンドを発行する場合、ライトコマンドよりもリードコマンドを優先して発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項５】
前記制御回路は、リードコマンドが直前に発行された前記第１のメモリとは異なる前記第２のメモリへライトコマンド又はリードコマンドを発行する場合、ライトコマンドよりもリードコマンドを優先して発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項６】
前記制御回路は、
ライトコマンドが直前に発行された前記第１のメモリとは異なる前記第２のメモリへリードコマンドを発行する場合、前記ライトコマンドの発行から第１の所定期間が経過したことに応じて前記第２のメモリへ前記リードコマンドを発行し、
ライトコマンドが直前に発行された前記第１のメモリとは異なる前記第２のメモリへライトコマンドを発行する場合、前記ライトコマンドの発行から第２の所定期間が経過したことに応じて前記第２のメモリへ前記ライトコマンドを発行する
ように制御し、
前記第２の所定期間は、前記第１の所定期間よりも長いことを特徴とする請求項１に記載のメモリコントローラ。
【請求項７】
前記制御回路は、リードコマンドが直前に発行された前記第１のメモリと同一の前記第１のメモリへライトコマンドを発行する場合、前記リードコマンドの発行から第３の所定期間が経過したことに応じて前記第１のメモリへ前記ライトコマンドを発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項８】
前記制御回路は、
リードコマンドが直前に発行された前記第１のメモリとは異なる前記第２のメモリへリードコマンドを発行する場合、前記リードコマンドの発行から第４の所定期間が経過したことに応じて前記第２のメモリへ前記リードコマンドを発行し、
リードコマンドが直前に発行された前記第１のメモリとは異なる前記第２のメモリへライトコマンドを発行する場合、前記リードコマンドの発行から第５の所定期間が経過したことに応じて前記第２のメモリへ前記ライトコマンドを発行する
ように制御し、
前記第５の所定期間は、前記第４の所定期間よりも長いことを特徴とする請求項１に記載のメモリコントローラ。
【請求項９】
前記制御回路は、リードコマンドが直前に発行された前記第１のメモリと同一の前記第１のメモリへライトコマンドを発行する場合、前記リードコマンドの発行から第６の所定期間が経過したことに応じて前記第１のメモリへ前記ライトコマンドを発行することを特徴とする請求項１に記載のメモリコントローラ。
【請求項１０】
データ信号を共有する複数のメモリにアクセスするリード又はライトのコマンドを発行するメモリコントローラの制御方法であって、
前記コマンドのアクセス要求を保持する保持回路に保持する保持工程と、
前記保持回路に保持されているアクセス要求から任意のアクセス要求を選択してコマンドを発行する制御工程と、を有し、
前記制御工程では、コマンドが直前に発行された第１のメモリとは異なる第２のメモリへコマンドを発行する場合、前記第１のメモリへ直前に発行されたコマンドの種別と前記第２のメモリへ発行するコマンドの種別との組ごとに予め設定された各所定期間に基づいて、優先して発行するコマンドを制御することを特徴とするメモリコントローラの制御方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、メモリコントローラ及びメモリコントローラの制御方法に関し、特に、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）に接続されて複数のメモリアクセス要求から任意のメモリアクセス要求を選択してコマンドを発行する技術に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
コンピュータシステムの主記憶装置として、一般的にＤＲＡＭが使用されている。コンピュータシステムの高機能化、高性能化に伴い、ＤＲＡＭに対する性能要求は高まっており、その性能を最大限に引き出すためにメモリコントローラの様々な手法が提案されている。
【０００３】
リードコマンドからライトコマンドもしくはライトコマンドからリードコマンドというような異なる転送方向へ転送を行う場合、同一転送方向で転送を続ける場合と比較してコマンド間隔を空ける必要があり、メモリ利用効率が低下する要因となる。
【０００４】
特許文献１では、優先する転送方向を決め、コマンドキューから優先転送方向の転送を全て出力してから、優先転送方向を他方の転送方向に切り替えることを開示している。
【先行技術文献】
【特許文献】
【０００５】
特許６９５０１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に示される手法では、データを共有する複数メモリに対してメモリコントローラがリードライトコマンドを発行するメモリを切り替える場合について言及されていない。例えば、アクセス先メモリの切り替えが発生する場合、直前に発行されたコマンドの種類によっては、異なる転送方向（例えばライトからリード）へコマンドを発行するよりも同一方向へコマンドを続ける方がコマンド間隔を空ける必要があり、メモリ利用効率が低下する要因となることがある。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、メモリの利用効率の低下を抑制するための技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成する本発明に係るメモリコントローラは、
データ信号を共有する複数のメモリにアクセスするリード又はライトのコマンドを発行するメモリコントローラであって、
前記コマンドのアクセス要求を保持する保持回路と、
前記保持回路に保持されているアクセス要求から任意のアクセス要求を選択してコマンドを発行する制御回路と、を備え、
前記制御回路は、コマンドが直前に発行された第１のメモリとは異なる第２のメモリへコマンドを発行する場合、前記第１のメモリへ直前に発行されたコマンドの種別と前記第２のメモリへ発行するコマンドの種別との組ごとに予め設定された各所定期間に基づいて、優先して発行するコマンドを制御することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、メモリの利用効率の低下を抑制することが可能になる。
【図面の簡単な説明】
【００１０】
一実施形態におけるメモリコントローラの構成図。
一実施形態におけるアクセス保持回路エントリの構成図。
一実施形態におけるリードライト制御回路の構成図。
（ａ）―（ｃ）一実施形態におけるメモリアクセス要求を選択する動作例１を示す図。
（ａ）―（ｃ）一実施形態におけるメモリアクセス要求を選択する動作例２を示す図。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許