特許ウォッチ

公開番号2025101150
公報種別公開特許公報(A)
公開日2025-07-07
出願番号2023217779
出願日2023-12-25
発明の名称半導体装置および半導体装置の製造方法
出願人ルネサスエレクトロニクス株式会社
代理人弁理士法人筒井国際特許事務所
主分類H03M 1/10 20060101AFI20250630BHJP(基本電子回路)
要約【課題】コストの増大を抑制しながら、分解能を向上させることが可能なAD変換回路を備えた半導体装置及びその製造方法を提供する。
【解決手段】半導体装置1は、外部端子T1と、クロック信号CLK_ADと、外部端子T1を流れる電流に従った検出電流をオーバーサンプリングし、デジタル信号に変換するAD変換回路8と、記憶回路10に保持された補正データに基づいて、AD変換回路8によって得られたデジタル信号を補正し、出力する補正回路9と、補正回路9から出力されたデジタル信号を平均化する平均化回路11と、平均化回路11によって平均化されたデジタル信号を、ダウンサンプリングするダウンサンプリング回路12と、ダウンサンプリング回路12の出力と目標電流値とに基づいた電流を生成し、外部端子T1に供給する電流生成回路IGCと、補正データを生成する際に、検出電流に分散用電流を重畳させる接続ノードN_cntと、を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１端子と、
第１クロック信号と、周波数が前記第１クロック信号の整数分の１の第２クロック信号とを発生する発振回路と、
前記第１クロック信号に従って、前記第１端子を流れる電流に従った検出電流をオーバーサンプリングし、デジタル信号に変換するＡＤ変換回路と、
記憶回路に保持された補正データに基づいて、前記ＡＤ変換回路によって得られたデジタル信号を補正し、出力する補正回路と、
前記第１クロック信号に従って動作し、前記補正回路から出力されたデジタル信号を平均化する平均化回路と、
前記平均化回路によって平均化されたデジタル信号を、前記第２クロック信号に従って、ダウンサンプリングするサンプリング回路と、
前記サンプリング回路の出力と目標電流データとに基づいた電流を生成し、前記第１端子に供給する電流生成回路と、
前記補正データを生成する際に、前記検出電流に分散用電流を重畳させる重畳回路と、
を備え、
前記補正データは、前記検出電流に前記分散用電流が重畳されているときの前記サンプリング回路の出力に基づいて生成され、前記記憶回路に保持される、
半導体装置。
続きを表示（約 2,200 文字）【請求項２】
請求項１に記載の半導体装置において、
前記半導体装置は、
前記検出電流に前記分散用電流が重畳されているときの前記サンプリング回路の出力を、前記半導体装置の外部へ出力する第２端子と、
前記半導体装置の外部において、前記第２端子から出力された前記サンプリング回路の出力に基づいて生成された前記補正データが供給される第３端子と、
を備え、
前記第３端子に供給された前記補正データが前記記憶回路に書き込まれる、
半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記半導体装置は、前記分散用電流を生成するＤＡ変換回路を備え、
前記ＤＡ変換回路は周期的に変化する前記分散用電流を生成する、
半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記半導体装置は、
前記第１端子に接続され、前記第１端子を流れる電流に従った前記検出電流を出力する電流検出回路と、
前記ＡＤ変換回路と前記補正回路との間に接続された演算回路と、
を備え、
前記補正データを生成する際に、前記第１端子に所定の電流が供給され、前記電流検出回路からは、前記所定の電流に従った前記検出電流が出力され、前記演算回路には、前記分散用電流が重畳された前記検出電流に対応するデジタル信号と、前記分散用電流を重畳することで生じるオフセットに対応するデジタル信号とが供給され、前記演算回路は、前記分散用電流が重畳された前記検出電流に対応するデジタル信号から前記オフセットに対応するデジタル信号を減算する、
半導体装置。
【請求項５】
（ａ）半導体基板を準備する工程と、
（ｂ）前記半導体基板の表面に、目標電流データに応じた第１信号を、第１端子を介して出力する第１回路を含む複数の回路を形成する工程と、
（ｃ）前記第１回路を補正する工程と、
を備え、
前記第１回路は、
前記第1端子に接続された電流検出回路と、
前記電流検出回路に接続されたＡＤ変換回路と、
前記ＡＤ変換回路に接続された補正回路と、
前記補正回路に接続された平均化フィルタと、
前記平均化フィルタに接続されたダウンサンプラと、
を備え、
前記複数の回路は、さらに、
前記ＡＤ変換回路に接続されたオフセット除去回路と、
前記電流検出回路と前記ＡＤ変換回路とを接続する第１ノードに接続された電流生成回路と、
を備え、
前記（ｃ）工程は、
（ｃ１）前記電流生成回路で生成した第１周期を有する第２信号を、前記第1ノードにおいて、前記第１信号に重畳し、第３信号を生成する工程と、
（ｃ２）前記（ｃ１）工程の後、前記ＡＤ変換回路で、アナログ信号である前記第３信号をデジタル信号に変換し、第４信号を生成する工程と、
（ｃ３）前記（ｃ２）工程の後、前記オフセット除去回路を用いて前記第４信号に含まれる前記第２信号を前記第１信号に重畳することにより発生したオフセットを除去して第５信号を生成する工程と、
（ｃ４）前記（ｃ３）工程の後、前記平均化フィルタを用いて前記第５信号を平均化し、第６信号を生成する工程と、
（ｃ５）前記（ｃ４）工程の後、前記ダウンサンプラを用いて前記第１周期の整数分の1の周期にてデータを間引き、第７信号を生成する工程と、
（ｃ６）前記（ｃ５）工程の後、前記第７信号を外部へ出力する工程と、
を備える、
半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記第２信号は、三角波状の信号である、
半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記電流生成回路は、
カウンタと、
前記カウンタに接続されたデコーダと、
前記デコーダに接続されたＤＡ変換回路と、
を備え、
前記ＤＡ変換回路は、前記デコーダの出力によってオン／オフされるスイッチを備えたカレントミラー回路で構成されている、
半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記カウンタは、前記第１周期の整数分の1の周期を求めるのに用いられるカウンタと同一である、
半導体装置の製造方法。
【請求項９】
請求項５に記載の半導体装置の製造方法において、
前記（ｃ６）工程で出力された前記第７信号は、前記外部に設けられたテスタに供給され、前記テスタによって、前記補正回路で用いられる補正データが生成される、
半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記複数の回路は、前記補正回路に接続された記憶回路を備え、
前記記憶回路には、前記テスタによって生成された補正データが格納され、前記補正回路は、記憶回路に格納された前記補正データに基づいて補正を行う、
半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、例えばアナログ・デジタル（以下、ＡＤとも称する）変換回路を備えた半導体装置およびその製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
ＡＤ変換回路の分解能を向上させる技術として、例えば非特許文献１に示されているような技術がある。非特許文献１には、標本化定理で定まる周波数よりも高い周波数でアナログ信号をサンプリングして、ＡＤ変換し、デジタルフィルタで平均化することで、見かけ上の分解能を向上させることが示されている。これにより、低分解能のＡＤ変換回路で、高い分解能の測定を行うことが可能となり、低コスト化を図ることが可能である。なお、以下の説明では、標本化定理で定まる周波数（すなわちアナログ信号の最大周波数の２倍の周波数）よりも高い周波数でサンプリングすることを、オーバーサンプリングと称する。
【先行技術文献】
【非特許文献】
【０００３】
ＡＮ１１８：ＩｍｐｒｏｖｉｎｇＡＤＣＲｅｓｏｌｕｔｉｏｎＢｙＯｖｅｒｓａｍｐｌｉｎｇａｎｄＡｖｅｒａｇｉｎｇ、［ｏｎｌｉｎｅ］、２０１３７／１３、Ｒｅｖ．１．３、ＳｉｌｉｃｏｎＬａｂｏｒａｔｏｒｉｅｓ、Ｐ．１－Ｐ．２０、［令和５年１１月９日検索］、インターネット＜ＵＲＬ：ｈｔｔｐｓ：／／ＷＷＷ．ｓｉｌａｂｓ．ｃｏｍ／ｄｏｃｕｍｅｎｔｓ／ｐｕｂｌｉｃ／ａｐｐｌｉｃａｔｉｏｎ－ｎｏｔｅ／ａｎ１１８．ｐｄｆ＞
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡＤ変換回路を搭載する半導体装置として、例えば、半導体装置から出力される出力信号をＡＤ変換回路で変換し、ＡＤ変換回路によって得られたデジタル信号と目標値データとの差に応じたパルス幅で、出力信号の値を調整するものがある。このような半導体装置に搭載されるＡＤ変換回路として、非特許文献１に示されている技術に従ってＡＤ変換回路とデジタルフィルタとを用いれば、分解能の向上を図りながら、半導体装置の低コスト化を図ることが可能である。
【０００５】
一方、ＡＤ変換回路を含むアナログブロックでは、誤差が発生する。この誤差を低減するために、デジタル補正回路（以下、単に補正回路とも称する）と補正回路に補正データを供給する記憶回路とを半導体装置に搭載することが考えられる。この場合、半導体装置を製造する際のテスト工程で、所定の値をＡＤ変換回路に入力し、ＡＤ変換回路によって得られたデジタル信号（所定の値に対応したデジタル信号）を基にして、アナログブロックで発生する誤差を補正する補正データを生成し、記憶回路に書き込むことが考えられる。実際に半導体装置が使用されるときには、補正回路が、補正データを用いて、ＡＤ変換回路から出力されたデジタル信号に含まれる誤差を低減するものである。
【０００６】
非特許文献１に示されている技術では、デジタルフィルタによる平均化の効果を得るためには、ＡＤ変換回路に入力される信号に、ある程度のノイズが載っていることが前提となる。そのため、テスト工程において、ＡＤ変換回路に入力される所定の値についても、ある程度のノイズが載っていることが必要となる。そこで、本発明者は、テスト工程において用いるテスタ等によって、交流信号を生成し、これを所定の値としてＡＤ変換回路に入力することを考えた。しかしながら、このようにすると、テストコストが増大すると言う課題が発生することになる。
【課題を解決するための手段】
【０００７】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００８】
すなわち、一実施の形態に係る半導体装置は、第１端子と、第１クロック信号と周波数が第１クロック信号の整数分の１の第２クロック信号とを発生する発振回路と、第１クロック信号に従って、第１端子を流れる電流に従った検出電流をオーバーサンプリングし、デジタル信号に変換するＡＤ変換回路と、記憶回路に保持された補正データに基づいて、ＡＤ変換回路によって得られたデジタル信号を補正し、出力する補正回路と、第１クロック信号に従って動作し、補正回路から出力されたデジタル信号を平均化する平均化回路と、平均化回路によって平均化されたデジタル信号を、第２クロック信号に従って、ダウンサンプリングするサンプリング回路と、サンプリング回路の出力と目標電流データとに基づいた電流を生成し、第１端子に供給する電流生成回路と、補正データを生成する際に、検出電流に分散用電流を重畳させる重畳回路とを備える。ここで、補正データは、検出電流に分散用電流が重畳されているときのサンプリング回路の出力に基づいて生成され、記憶回路に保持される。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【発明の効果】
【００１０】
一実施の形態によれば、コストの増大を抑制しながら、分解能を向上させることが可能なＡＤ変換回路を備えた半導体装置を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許