特許ウォッチ

公開番号2025074268
公報種別公開特許公報(A)
公開日2025-05-13
出願番号2025033394,2021203341
出願日2025-03-04,2021-12-15
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 12/00 20250101AFI20250502BHJP()
要約【課題】バッファ層を形成するための不純物注入時に異物などによって未注入領域が発生することを抑制する。
【解決手段】半導体装置は、表側の第1主面101と裏側の第2主面102との間に第1導電型のドリフト層1を有する半導体基板100と、半導体基板100の第2主面102側の表層部に形成された第2導電型の裏面不純物層であるコレクタ層2とを備える。ドリフト層1とコレクタ層2との間には、ドリフト層1よりも不純物濃度のピークが高い第1導電型の第1バッファ層31と、第1バッファ層31とコレクタ層2との間に形成され、ドリフト層1よりも不純物濃度のピークが高い第2バッファ層32とが設けられる。第2主面102からの深さ方向に対する不純物濃度プロファイルにおいて、第2バッファ層32の不純物濃度のピークの尖度は、第1バッファ層31の不純物濃度のピークの尖度よりも低い。
【選択図】図2
特許請求の範囲【請求項１】
表側の第１主面と裏側の第２主面との間に第１導電型のドリフト層を有する半導体基板と、
前記半導体基板の前記第１主面側に形成された半導体素子構造と、
前記半導体基板の前記第２主面側の表層部に形成された第２導電型の裏面不純物層と、
前記ドリフト層と前記裏面不純物層との間に形成され、第１導電型の不純物濃度のピークを有し、前記ドリフト層よりも不純物濃度のピークが高い第１導電型の第１バッファ層と、
前記第１バッファ層と前記裏面不純物層との間に形成され、第１導電型の不純物濃度のピークを有し、前記ドリフト層よりも不純物濃度のピークが高い第１導電型の第２バッファ層と、
を備え、
前記第２主面からの深さ方向に対する、前記第１バッファ層の主たる不純物である第１不純物のみの不純物濃度プロファイルおよび前記第２バッファ層の主たる不純物である第２不純物のみの不純物濃度プロファイルにおいて、前記第２バッファ層の前記第２不純物の不純物濃度のピークの尖度は、前記第１バッファ層の前記第１不純物の不純物濃度のピークの尖度よりも低く、
前記第２バッファ層の前記第２不純物の不純物濃度のピークは、前記第１バッファ層の前記第１不純物の不純物濃度のピークよりも低い、
半導体装置。
続きを表示（約 500 文字）【請求項２】
前記第１バッファ層の前記第１不純物の不純物濃度のピークおよび前記第２バッファ層の前記第２不純物の不純物濃度のピークは、前記第２主面から１μｍ以内の深さにある、
請求項１に記載の半導体装置。
【請求項３】
前記第２主面からの深さ方向に対する前記第２バッファ層の前記第２不純物のみの不純物濃度プロファイルにおいて、前記第２バッファ層の前記第２不純物の不純物濃度が最大値の９５％以上となる領域が１００ｎｍ以上の幅で存在する、
請求項１または請求項２に記載の半導体装置。
【請求項４】
前記ドリフト層と前記第１バッファ層との間に形成され、第１導電型の不純物濃度のピークを有し、不純物濃度のピークが前記ドリフト層よりも高く前記第１バッファ層および前記第２バッファ層よりも低い第１導電型の第３バッファ層をさらに備える、
請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記第３バッファ層は、前記第２主面からの深さが異なる複数の不純物濃度のピークを有する、
請求項４に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関するものである。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）など電力制御用の半導体装置において、第１導電型のドリフト層と第２導電型のコレクタ層との間に、ドリフト層よりも不純物濃度の高い第１導電型のバッファ層を設けた構造が知られている。例えば、下記の特許文献１には、バッファ層を複数設けることで、コレクタ層側に破損が生じた場合でも、耐圧特性やリーク電流特性への悪影響を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１８８１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、半導体基板にバッファ層を形成するための不純物を注入する工程を、ドーズ量や加速電圧を変更しながら複数回行うことにより、複数のバッファ層を形成している。この手法では、半導体基板の注入面に異物が存在した場合、その異物がマスクとなって不純物が注入されない未注入領域が発生し、耐圧特性やリーク電流特性への悪影響を十分に抑制できないことがある。
【０００５】
本開示は上記のような課題を解決するためになされたものであり、バッファ層を形成するための不純物注入時に半導体基板の注入面に異物が存在した場合でも、不純物が注入されない未注入領域が発生することを抑制できる技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、表側の第１主面と裏側の第２主面との間に第１導電型のドリフト層を有する半導体基板と、前記半導体基板の前記第１主面側に形成された半導体素子構造と、前記半導体基板の前記第２主面側の表層部に形成された第２導電型の裏面不純物層と、前記ドリフト層と前記裏面不純物層との間に形成され、第１導電型の不純物濃度のピークを有し、前記ドリフト層よりも不純物濃度のピークが高い第１導電型の第１バッファ層と、前記第１バッファ層と前記裏面不純物層との間に形成され、第１導電型の不純物濃度のピークを有し、前記ドリフト層よりも不純物濃度のピークが高い第１導電型の第２バッファ層と、を備え、前記第２主面からの深さ方向に対する、前記第１バッファ層の主たる不純物である第１不純物のみの不純物濃度プロファイルおよび前記第２バッファ層の主たる不純物である第２不純物のみの不純物濃度プロファイルにおいて、前記第２バッファ層の前記第２不純物の不純物濃度のピークの尖度は、前記第１バッファ層の前記第１不純物の不純物濃度のピークの尖度よりも低く、前記第２バッファ層の前記第２不純物の不純物濃度のピークは、前記第１バッファ層の前記第１不純物の不純物濃度のピークよりも低い。
【発明の効果】
【０００７】
本開示によれば、バッファ層を形成するための不純物注入時に半導体基板の注入面に異物が存在した場合でも、不純物が注入されない未注入領域が発生することを抑制できる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置の構成、特に半導体基板の第２主面側の構成を示す図である。
実施の形態１に係る半導体装置における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフである。
実施の形態１に係る半導体装置の製造方法を示すフローチャートである。
第１バッファ層の形成工程を説明するための図である。
第２バッファ層の形成工程を説明するための図である。
実施の形態１に係る半導体装置の製造方法の変形例を説明するための図である。
実施の形態１に係る半導体装置の製造方法の変形例を示すフローチャートである。
実施の形態２に係る半導体装置の構成、特に半導体基板の第２主面側の構成を示す図である。
実施の形態２に係る半導体装置における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフである。
実施の形態２に係る半導体装置の製造方法を示すフローチャートである。
実施の形態２に係る半導体装置の変形例における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフである。
実施の形態３に係る半導体装置における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフである。
【発明を実施するための形態】
【０００９】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置の構成を示す図である。実施の形態１に係る半導体装置は、半導体基板１００を用いて形成されている。半導体基板１００は、表側の主面である第１主面１０１と、裏側の主面である第２主面１０２とを有しており、図１は、特に半導体基板１００の第２主面側の構成を示している。
【００１０】
図１では省略されているが、半導体基板１００の第１主面１０１側には、例えばＩＧＢＴ、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）、ダイオードなどの半導体素子構造が形成されている。以下の実施の形態では、半導体装置に形成された半導体素子はＩＧＢＴであるものと仮定するが、半導体装置はＩＧＢＴ以外でもよい。また、以下の説明では、第１導電型をＮ型、第２導電型をＰ型とした例を示すが、第１導電型をＰ型、第２導電型をＮ型としてもよい。
（【００１１】以降は省略されています）

関連特許