特許ウォッチ

公開番号2025090722
公報種別公開特許公報(A)
公開日2025-06-17
出願番号2025038169,2024022329
出願日2025-03-11,2010-09-15
発明の名称半導体装置の作製方法
出願人株式会社半導体エネルギー研究所
代理人
主分類G09G 3/20 20060101AFI20250610BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】駆動回路の駆動電圧を小さくし、駆動回路の低消費電力化を図ることを課題とす
る。
【解決手段】レベルシフタ回路によって、信号IN1の振幅電圧を大きくして、出力する
ことができる。具体的には、信号IN1の振幅電圧を高くして、出力することができる。
これにより、信号INを出力する回路(シフトレジスタ回路、デコーダ回路など)、の振
幅電圧を小さくすることができる。そのため、該回路の消費電力を小さくすることができ
る。または、該回路を構成するトランジスタに印加される電圧を小さくすることができる
。そのため、該トランジスタの劣化又は破壊を抑制することができる。
【選択図】図1
特許請求の範囲【請求項１】
トランジスタのゲート電極としての機能を有する第１の導電層と、容量素子の第１の電極としての機能を有する第２の導電層とを、基板上に形成する工程と、
前記第１の導電層の上方に配置された領域を有し、かつ、前記第２の導電層の上方に配置された領域を有する第１の絶縁層を形成する工程と、
前記第１の導電層に達するコンタクトホールを前記第１の絶縁層に形成する工程と、
前記コンタクトホールが形成された前記第１の絶縁層を介して、前記第１の導電層と重なる領域を有する酸化物半導体層を、前記第１の絶縁層の上方に形成する工程と、
前記第１の絶縁層の上方に配置された領域を有し、かつ、前記酸化物半導体層の上方に配置された領域を有する第３の導電層を形成する工程と、
前記第３の導電層をエッチングすることで、前記容量素子の第２の電極としての機能を有する第４の導電層と、前記トランジスタのソース電極としての機能を有する第５の導電層と、前記トランジスタのドレイン電極としての機能を有する第６の導電層と、を形成する工程と、を有し、
前記第６の導電層は、前記コンタクトホールを介して前記第１の導電層と接している、
半導体装置の作製方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置、それらの駆動方法に関する。特に、画素部と同じ基板に形成され
る駆動回路を有する半導体装置、表示装置、液晶表示装置、発光装置、又はそれらの駆動
方法に関する。または、当該半導体装置、当該表示装置、当該液晶表示装置、又は当該発
光装置を有する電子機器に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
近年、液晶テレビなどの大型表示装置の開発が活発に進められている。特に、非単結晶半
導体を有するトランジスタを用いて、画素部と同じ基板に、ゲートドライバ回路などの駆
動回路を形成する技術は、製造コストの削減、信頼性の向上などに大きく貢献するため、
活発に開発が進められている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－７８１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１にも記載があるように、シフトレジスタ回路に入力されるクロ
ック信号の振幅電圧は、走査線駆動回路であれば、走査線に出力されるゲート信号（走査
信号、選択信号ともいう）と同じ振幅で動作することとなる。駆動回路の低消費電力化を
図る上で、クロック信号の振幅電圧を低く抑えることが求められる。
【０００５】
上記課題を鑑み、本発明の一態様は、駆動回路の駆動電圧を小さくし、駆動回路の低消費
電力化を図ることを課題とする。
【課題を解決するための手段】
【０００６】
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタ
と、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有する半
導体装置である。第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、
第１のトランジスタの第２の端子は、第２の配線と電気的に接続され、第２のトランジス
タの第１の端子は、第３の配線と電気的に接続される。第２のトランジスタの第２の端子
は、第２の配線と電気的に接続される。第３のトランジスタの第１の端子は、第１の配線
と電気的に接続され、第３のトランジスタの第２の端子は、第１のトランジスタのゲート
と電気的に接続され、第３のトランジスタのゲートは、第４の配線と電気的に接続される
。第４のトランジスタの第１の端子は、第３の配線と電気的に接続され、第４のトランジ
スタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、第４のトランジ
スタのゲートは、第２のトランジスタのゲートと電気的に接続される。第５のトランジス
タの第１の端子は、第５の配線と電気的に接続され、第５のトランジスタの第２の端子は
、第２のトランジスタのゲートと電気的に接続され、第５のトランジスタのゲートは、第
６の配線と電気的に接続される。第６のトランジスタの第１の端子は、第３の配線と電気
的に接続され、第６のトランジスタの第２の端子は、第２のトランジスタのゲートと電気
的に接続され、第６のトランジスタのゲートは、第４の配線と電気的に接続される。
【０００７】
本発明の一態様において、第４の配線には、第１の信号が入力され、第２の配線からは、
第２の信号が出力され、第２の信号の振幅電圧は、第１の信号の振幅電圧よりも大きい半
導体装置でもよい。
【０００８】
本発明の一態様において、第１の信号はデジタル信号であり、第２の信号はデジタル信号
であり、第１の信号がＨレベルのとき、第２の信号はＨレベルになり、第１の信号がＬレ
ベルのとき、第２の信号はＬレベルになる半導体装置でもよい。
【０００９】
本発明の一態様において、第４の配線は、シフトレジスタ回路と電気的に接続される半導
体装置でもよい。
【００１０】
なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。
（【００１１】以降は省略されています）

関連特許