特許ウォッチ

公開番号2025096974
公報種別公開特許公報(A)
公開日2025-06-30
出願番号2023213008
出願日2023-12-18
発明の名称半導体装置の製造方法
出願人ルネサスエレクトロニクス株式会社
代理人弁理士法人筒井国際特許事務所
主分類H10D 30/60 20250101AFI20250623BHJP()
要約【課題】半導体装置の信頼性を向上させる。
【解決手段】トレンチTRの内部および半導体基板SUBの上面TS上に、絶縁膜IF1を形成する。トレンチTRの内部を埋め込むように、絶縁膜IF1上に、フィールドプレート電極FPを形成する。エッチング処理によって、フィールドプレート電極FPをトレンチTRの底部へ向かって後退させる。フィールドプレート電極FPの上面に対して、CF₄ガスおよびO₂ガスを含む混合ガスを用いたエッチング処理を施す。熱酸化処理によって、フィールドプレート電極FPの上面上に酸化シリコン膜を形成する。
【選択図】図12
特許請求の範囲【請求項１】
（ａ）上面および下面を有する半導体基板を用意する工程、
（ｂ）前記（ａ）工程後、前記半導体基板の前記上面から前記半導体基板の前記下面に向かって所定の深さに達するように、前記半導体基板中に、トレンチを形成する工程、
（ｃ）前記（ｂ）工程後、前記トレンチの内部および前記半導体基板の前記上面上に、第１絶縁膜を形成する工程、
（ｄ）前記（ｃ）工程後、前記トレンチの前記内部を埋め込むように、前記第１絶縁膜上に、フィールドプレート電極を形成する工程、
（ｅ）前記（ｄ）工程後、エッチング処理によって、前記フィールドプレート電極を前記トレンチの底部へ向かって後退させる工程、
（ｆ）前記（ｅ）工程後、前記フィールドプレート電極の上面に対して、ＣＦ
４
ガスおよびＯ
２
ガスを含む混合ガスを用いたエッチング処理を施す工程、
（ｇ）前記（ｆ）工程後、第１熱酸化処理によって、前記フィールドプレート電極の前記上面上に第１酸化シリコン膜を形成する工程、
を備える、半導体装置の製造方法。
続きを表示（約 2,600 文字）【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記混合ガスに含まれる前記Ｏ
２
ガスの比率は、前記混合ガスに含まれる前記ＣＦ
４
ガスの比率よりも大きい、半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記（ｆ）工程における前記エッチング処理は、前記半導体基板を搭載するためのステージを有する第１プラズマ処理装置によって行われ、
前記（ｆ）工程における前記エッチング処理は、前記半導体基板が前記ステージに搭載され、且つ、前記ステージに高周波電力が供給されない状態で行われる、半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記（ｅ）工程における前記エッチング処理は、前記第１プラズマ処理装置によって行われ、
前記（ｅ）工程における前記エッチング処理は、前記半導体基板が前記ステージに搭載され、且つ、前記ステージに高周波電力が供給された状態で行われ、
前記（ｅ）工程における前記エッチング処理における前記フィールドプレート電極に対するエッチングレートは、前記（ｆ）工程における前記エッチング処理における前記フィールドプレート電極に対するエッチングレートよりも速い、半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記（ｅ）工程における前記エッチング処理では、ＳＦ
６
ガスが用いられる、半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記（ｅ）工程後における前記フィールドプレート電極の前記上面の表面粗さは、前記（ｆ）工程によって小さくなる、半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記（ｃ）工程後、ＣＶＤ法を用いた第１成膜処理によって、前記第１絶縁膜上に、第１導電性膜を形成する工程、
（ｄ２）前記（ｄ１）工程後、前記トレンチの前記内部に位置する前記第１導電性膜の厚さを小さくすると共に、前記トレンチの外部に位置する前記第１導電性膜を除去する工程、
（ｄ３）前記（ｄ２）工程後、前記トレンチの前記内部を埋め込むように、ＣＶＤ法を用いた第２成膜処理によって、前記第１絶縁膜上および前記第１導電性膜上に、第２導電性膜を形成する工程、
（ｄ４）前記（ｄ３）工程後、前記トレンチの前記内部に前記第１導電性膜および前記第２導電性膜が残されるように、前記トレンチの前記外部に位置する前記第２導電性膜を除去する工程、
を有し、
前記（ｄ４）工程において、前記トレンチの前記内部に残された前記第１導電性膜および前記第２導電性膜は、前記フィールドプレート電極を構成する、半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記（ｄ）工程は、
（ｄ５）前記（ｃ）工程後、前記トレンチの前記内部を埋め込むように、ＣＶＤ法を用いた成膜処理によって、前記第１絶縁膜上に、第２導電性膜を形成する工程、
（ｄ６）前記（ｄ５）工程後、前記トレンチの前記内部に前記第２導電性膜が残されるように、前記トレンチの外部に位置する前記第２導電性膜を除去する工程、
を有し、
前記（ｄ６）工程において、前記トレンチの前記内部に残された前記第２導電性膜は、前記フィールドプレート電極を構成する、半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法において、
（ｈ）前記（ｇ）工程後、前記半導体基板の前記上面上に位置する前記第１絶縁膜と、前記第１酸化シリコン膜とを除去すると共に、前記トレンチの前記内部に位置する前記第１絶縁膜の上面の位置が前記フィールドプレート電極の前記上面の位置よりも低くなるように、前記トレンチの前記内部に位置する前記第１絶縁膜を前記トレンチの前記底部に向かって後退させる工程、
（ｉ）前記（ｈ）工程後、第２熱酸化処理によって、前記第１絶縁膜上に位置する前記トレンチの前記内部にゲート絶縁膜を形成すると共に、前記第１絶縁膜から露出している前記フィールドプレート電極を覆うように第２絶縁膜を形成する工程、
（ｊ）前記（ｉ）工程後、前記トレンチの前記内部を埋め込むように、前記ゲート絶縁膜上、前記第２絶縁膜上および前記第１絶縁膜上に、第３導電性膜を形成する工程、
（ｋ）前記（ｊ）工程後、前記トレンチの外部に位置する前記第３導電性膜を除去することで、前記フィールドプレート電極上において前記トレンチの前記内部に残された前記第３導電性膜をゲート電極として形成する工程、
を更に備える、半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法において、
（ｌ）前記（ｆ）工程と前記（ｇ）工程との間で、前記半導体基板の前記上面上に位置する前記第１絶縁膜を除去すると共に、前記トレンチの前記内部に位置する前記第１絶縁膜の上面の位置が前記フィールドプレート電極の前記上面の位置よりも低くなるように、前記トレンチの前記内部に位置する前記第１絶縁膜を前記トレンチの前記底部に向かって後退させる工程、
（ｍ）前記（ｌ）工程後、前記（ｇ）工程として、前記第１熱酸化処理によって、前記第１絶縁膜上に位置する前記トレンチの前記内部にゲート絶縁膜を形成すると共に、前記第１絶縁膜から露出している前記フィールドプレート電極を覆うように前記第１酸化シリコン膜を形成する工程、
（ｎ）前記（ｍ）工程後、前記トレンチの前記内部を埋め込むように、前記ゲート絶縁膜上、前記第１酸化シリコン膜上および前記第１絶縁膜上に、第３導電性膜を形成する工程、
（ｏ）前記（ｎ）工程後、前記トレンチの外部に位置する前記第３導電性膜を除去することで、前記フィールドプレート電極上において前記トレンチの前記内部に残された前記第３導電性膜をゲート電極として形成する工程、
を更に備える、半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、トレンチの内部にゲート電極およびフィールドプレート電極を備えた半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のような半導体素子を備えた半導体装置では、トレンチの内部にゲート電極が埋め込まれたトレンチゲート構造が適用されている。トレンチゲート構造の一種として、トレンチの下部にフィールドプレート電極を形成し、トレンチの上部にゲート電極を形成したスプリットゲート構造が知られている。フィールドプレート電極には、ソース電極からソース電位が供給される。このフィールドプレート電極によってドリフト領域に空乏層を広げることで、ドリフト領域を高濃度化することが可能となり、ドリフト領域の低抵抗化が可能となる。
【０００３】
例えば、特許文献１には、スプリットゲート構造のＭＯＳＦＥＴが開示されている。特許文献１のフィールドプレート電極およびゲート電極は、以下のように形成される。まず、トレンチの内部にフィールドプレート電極を形成した後、フィールドプレート電極の上面を後退させる。次に、熱酸化処理によって、トレンチの内部にゲート絶縁膜を形成すると共に、フィールドプレート電極の上面上に絶縁膜を形成する。次に、フィールドプレート電極上において、トレンチの内部を埋め込むように、ゲート電極を形成する。
【先行技術文献】
【特許文献】
【０００４】
特開２０１１－１９９１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
トレンチの内部において、フィールドプレート電極の一部が突起状に形成されている場合がある。そのような箇所が存在すると、電界が集中し易くなり、ゲート電極とフィールドプレート電極との間で、絶縁耐圧が劣化し、リーク電流が発生し易くなるという問題がある。そのため、ゲート電極とフィールドプレート電極との間の絶縁耐圧を確保し、半導体装置の信頼性を向上できる技術が求められる。
【０００６】
その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになる。
【課題を解決するための手段】
【０００７】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
一実施の形態に係る半導体装置の製造方法は、（ａ）上面および下面を有する半導体基板を用意する工程、（ｂ）前記（ａ）工程後、前記半導体基板の前記上面から前記半導体基板の前記下面に向かって所定の深さに達するように、前記半導体基板中に、トレンチを形成する工程、（ｃ）前記（ｂ）工程後、前記トレンチの内部および前記半導体基板の前記上面上に、第１絶縁膜を形成する工程、（ｄ）前記（ｃ）工程後、前記トレンチの前記内部を埋め込むように、前記第１絶縁膜上に、フィールドプレート電極を形成する工程、（ｅ）前記（ｄ）工程後、エッチング処理によって、前記フィールドプレート電極を前記トレンチの底部へ向かって後退させる工程、（ｆ）前記（ｅ）工程後、前記フィールドプレート電極の上面に対して、ＣＦ
４
ガスおよびＯ
２
ガスを含む混合ガスを用いたエッチング処理を施す工程、（ｇ）前記（ｆ）工程後、第１熱酸化処理によって、前記フィールドプレート電極の前記上面上に第１酸化シリコン膜を形成する工程、を備える。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の信頼性を向上できる。
【図面の簡単な説明】
【００１０】
実施の形態１における半導体装置を示す平面図である。
実施の形態１における半導体装置を示す平面図である。
実施の形態１における半導体装置を示す要部平面図である。
実施の形態１における半導体装置を示す要部平面図である。
実施の形態１における半導体装置を示す断面図である。
実施の形態１における半導体装置の製造工程を示す断面図である。
図６に続く製造工程を示す断面図である。
図７に続く製造工程を示す断面図である。
図８に続く製造工程を示す断面図である。
図９に続く製造工程を示す断面図である。
図１０に続く製造工程を示す断面図である。
図１１に続く製造工程を示す断面図である。
図１２に続く製造工程を示す断面図である。
図１３に続く製造工程を示す断面図である。
図１４に続く製造工程を示す断面図である。
図１５に続く製造工程を示す断面図である。
図１６に続く製造工程を示す断面図である。
図１７に続く製造工程を示す断面図である。
図１８に続く製造工程を示す断面図である。
図１９に続く製造工程を示す断面図である。
図２０に続く製造工程を示す断面図である。
図２１に続く製造工程を示す断面図である。
検討例１における半導体装置の製造工程を示す要部断面図である。
検討例２における半導体装置の製造工程を示す要部断面図である。
実施の形態１および検討例２における半導体装置の製造工程を示す要部斜視図である。
実施の形態１における半導体装置の製造工程を示す要部断面図である。
変形例における半導体装置の製造工程を示す要部断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許