特許ウォッチ

公開番号2025098149
公報種別公開特許公報(A)
公開日2025-07-01
出願番号2025050224,2023134842
出願日2025-03-25,2019-04-23
発明の名称プログラム、情報処理装置、及びシステム
出願人株式会社MIXI
代理人
主分類H04L 67/10 20220101AFI20250624BHJP(電気通信技術)
要約【課題】ユーザの待機時間を抑制したプログラム、情報処理装置、及びシステムを提供すること。
【解決手段】本発明によれば、複数のコンテンツを含むアプリケーションを取得するためのプログラムであって、サーバからネットワークを介して前記複数のコンテンツを取得可能に構成されたコンピュータを、表示部と入力部と取得部として機能させ、前記表示部は、前記複数のコンテンツの取得中に、取得が完了した既取得コンテンツに含まれる画像を表示し、前記入力部は、表示中の前記画像から所望の画像に表示を遷移させる命令の入力を受け付け、前記取得部は、前記命令に対応する前記所望の画像が未取得である場合、前記所望の画像を含む未取得コンテンツを優先的に取得する、プログラムが提供される。
【選択図】図1
特許請求の範囲【請求項１】
複数のゲーム要素を含むアプリケーションプログラムであって、
サーバからネットワークを介して前記複数のゲーム要素を取得可能に構成されたコンピュータを、表示部と入力部と取得部として機能させ、
前記表示部は、前記複数のゲーム要素の取得を開始してから前記複数のゲーム要素のすべての取得が完了する前に、取得が完了した第１ゲーム要素の画像を表示させ、
前記入力部は、表示中の前記第１ゲーム要素から遷移可能なゲーム要素のうちから選択された第２ゲーム要素の画像に表示を遷移させる命令の入力を受け付け、
前記取得部は、前記第２ゲーム要素が未取得である場合、前記第２ゲーム要素を優先的に取得する、
アプリケーションプログラム。
続きを表示（約 1,400 文字）【請求項２】
請求項１に記載のアプリケーションプログラムにおいて、
前記表示部は、前記第２ゲーム要素の取得が完了した後に、前記第２ゲーム要素の画像を表示させる、
アプリケーションプログラム。
【請求項３】
請求項１又は請求項２に記載のアプリケーションプログラムにおいて、
前記コンピュータを入替部としてさらに機能させ、
前記入替部は、前記第１ゲーム要素の画像を表示した後に、前記複数のゲーム要素のうち未取得のゲーム要素の取得順序の入れ替えを可能とする、
アプリケーションプログラム。
【請求項４】
請求項３に記載のアプリケーションプログラムにおいて、
前記入替部は、現在取得中のゲーム要素の次に前記第２ゲーム要素の取得が開始されるように、前記取得順序を入れ替える、
アプリケーションプログラム。
【請求項５】
請求項３に記載のアプリケーションプログラムにおいて、
前記入力部が前記命令を受け付けると、前記取得部は、現在取得中のゲーム要素の取得を中断し、
前記入替部は、前記第２ゲーム要素の取得が開始されるように、前記取得順序を入れ替える、
アプリケーションプログラム。
【請求項６】
請求項１～請求項５の何れか１つに記載のアプリケーションプログラムにおいて、
前記複数のゲーム要素は、ゲームのチュートリアルを含み、
前記取得部は、前記チュートリアルを構成するゲーム要素を取得した後に、前記第１ゲーム要素を取得する、
アプリケーションプログラム。
【請求項７】
情報処理装置であって、
取得部と、表示部と、入力部とを備え、
前記取得部は、複数のゲーム要素を含むアプリケーションプログラムを実行し、サーバからネットワークを介して前記複数のゲーム要素を取得し、
前記表示部は、前記複数のゲーム要素の取得を開始してから前記複数のゲーム要素の全ての取得が完了する前に、取得が完了した第１ゲーム要素の画像を表示させ、
前記入力部は、表示中の前記第１ゲーム要素から遷移可能なゲーム要素のうちから選択された第２ゲーム要素に表示を遷移させる命令の入力を受け付け、
ここで、前記取得部は、前記第２ゲーム要素が未取得である場合、前記第２ゲーム要素を優先的に取得する、
情報処理装置。
【請求項８】
システムであって、
サーバと、情報処理装置とを備え、
前記サーバは、複数のゲーム要素を含むアプリケーションプログラムを格納し、
前記情報処理装置は、
前記サーバとネットワークを介して接続可能に構成され、且つ
取得部と、表示部と、入力部とを備え、
前記取得部は、前記サーバからネットワークを介して前記複数のゲーム要素を取得し、
前記表示部は、前記複数のゲーム要素の取得を開始してから前記複数のゲーム要素の全ての取得が完了する前に、取得が完了した第１ゲーム要素の画像を表示させ、
前記入力部は、表示中の前記第１ゲーム要素から遷移可能なゲーム要素のうちから選択された第２ゲーム要素に表示を遷移させる命令の入力を受け付け、
ここで、前記取得部は、前記第２ゲーム要素が未取得である場合、前記第２ゲーム要素を優先的に取得する、
システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、プログラム、情報処理装置、及びシステムに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
近年のアプリケーションは、サーバからインターネット又はイントラネット等のネットワークを介してスマートフォン等の端末にダウンロードされることが一般的である。例えば、非特許文献１に示されるウェブサイトによれば、ユーザは様々なアプリケーションをダウンロードし、自身の端末に当該アプリケーションをインストールすることができる。
【先行技術文献】
【非特許文献】
【０００３】
“ＡｐｐＳｔｏｒｅ”，［平成３１年４月１０日検索，インターネット＜ＵＲＬ：ｈｔｔｐｓ：／／ｗｗｗ．ａｐｐｌｅ．ｃｏｍ／ｊｐ／ｉｏｓ／ａｐｐ－ｓｔｏｒｅ／＞］
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、近年のゲーム等のアプリケーションはデータ容量が大きいため、当該アプリケーションを構成するすべてのコンテンツをダウンロードするには相当の時間を要する。このような待機時間によって、ユーザが心理的ストレスを感じることや、そもそもインストールを躊躇するといった問題が考えられる。
【０００５】
本発明は、かかる事情を鑑みてなされたものであり、ユーザの待機時間を抑制したプログラム、情報処理装置、及びシステムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によれば、複数のコンテンツを含むアプリケーションを取得するためのプログラムであって、サーバからネットワークを介して前記複数のコンテンツを取得可能に構成されたコンピュータを、表示部と入力部と取得部として機能させ、前記表示部は、前記複数のコンテンツの取得中に、取得が完了した既取得コンテンツに含まれる画像を表示し、前記入力部は、表示中の前記画像から所望の画像に表示を遷移させる命令の入力を受け付け、前記取得部は、前記命令に対応する前記所望の画像が未取得である場合、前記所望の画像を含む未取得コンテンツを優先的に取得する、プログラムが提供される。
【０００７】
本発明に係るプログラムによれば、ユーザの待機時間を抑制することができる。
【図面の簡単な説明】
【０００８】
システムの構成概要を示す機能ブロック図。
［図２Ａ］情報処理装置のハードウェア構成概要を示すブロック図、［図２Ｂ］制御部の機能を示す機能ブロック図。
情報処理装置において実現される並行取得機能を示すアクティビティ図。
チュートリアル画面の表示中に並行取得機能が実行される態様を示す図。
選択画面の表示中に並行取得機能が実行される態様を示す図。
コンテンツの取得の優先順位を示すコンテンツリストの概要図。
コンテンツの取得の優先順位に関するアクティビティ図。
未取得のコンテンツが選択された場合のコンテンツリストを示す態様図。
図８に示した場合に入替機能が実行されたコンテンツリストを示す態様図。
［図１０Ａ］［図１０Ｂ］図９に示した場合の別例を示す態様図。
サーバに新たなコンテンツが追加された場合のコンテンツリストを示す態様図。
図１１に示した場合に入替機能が実行されたコンテンツリストを示す態様図。
【発明を実施するための形態】
【０００９】
以下、図面を用いて本発明の実施形態について説明する。以下に示す実施形態中で示した各種特徴事項は、互いに組み合わせ可能である。特に、本明細書において「部」とは、例えば、広義の回路によって実施されるハードウェア資源と、これらのハードウェア資源によって具体的に実現されうるソフトウェアの情報処理とを合わせたものも含みうる。また、本実施形態においては様々な情報（プログラムＰＧ、各コンテンツ等）を取り扱うが、これら情報は、０又は１で構成される２進数のビット集合体として信号値の高低によって表され、広義の回路上で通信・演算が実行されうる。
【００１０】
また、広義の回路とは、回路（Ｃｉｒｃｕｉｔ）、回路類（Ｃｉｒｃｕｉｔｒｙ）、プロセッサ（Ｐｒｏｃｅｓｓｏｒ）、及びメモリ（Ｍｅｍｏｒｙ）等を少なくとも適当に組み合わせることによって実現される回路である。すなわち、特定用途向け集積回路（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：ＡＳＩＣ）、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（ＳｉｍｐｌｅＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ：ＳＰＬＤ）、複合プログラマブル論理デバイス（ＣｏｍｐｌｅｘＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ：ＣＰＬＤ）、及びフィールドプログラマブルゲートアレイ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ：ＦＰＧＡ））等を含むものである。
（【００１１】以降は省略されています）

関連特許