特許ウォッチ

公開番号2025144197
公報種別公開特許公報(A)
公開日2025-10-02
出願番号2024043864
出願日2024-03-19
発明の名称トレンチゲート型の電界効果トランジスタの製造方法
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H10D 30/01 20250101AFI20250925BHJP()
要約【課題】層間絶縁膜を形成するときに、外周領域に不要な酸化シリコン層が残存することを抑制する。
【解決手段】電界効果トランジスタの製造方法であって、各ゲートトレンチ内であってゲート電極の上部に物質が充填されていない上部領域が設けられている基板を準備する工程と、ゲートトレンチ領域上に位置する第1酸化シリコン層と外周領域上に位置するとともに前記第1酸化シリコン層よりも厚い第2酸化シリコン層とを有する酸化シリコン層を形成する工程と、前記ゲートトレンチ領域上に位置する第1マスク層と、前記外周領域上に位置するとともに前記第1マスク層よりも厚い第2マスク層と、前記外周領域上に位置する開口部を有するようにマスク層を形成する工程と、前記マスク層を介して前記酸化シリコン層をエッチングする工程を有する。
【選択図】図10
特許請求の範囲【請求項１】
トレンチゲート型の電界効果トランジスタの製造方法であって、
半導体基板（１２）とゲート電極（１８）とを有する基板（１００）であって、前記半導体基板の主面（１２ａ）が複数のゲートトレンチ（１４）が設けられたゲートトレンチ領域（９０）と前記ゲートトレンチ領域の周囲に配置された外周領域（９２）とを有し、前記ゲート電極が前記各ゲートトレンチ内に配置されており、前記各ゲートトレンチ内であって前記ゲート電極の上部に物質が充填されていない上部領域（１９）が設けられている前記基板を準備する工程と、
前記基板の表面に酸化シリコン層（２４）を形成する工程であって、前記各上部領域に前記酸化シリコン層（２４）が充填され、前記酸化シリコン層が前記ゲートトレンチ領域上に位置する第１酸化シリコン層（２４ａ）と前記外周領域上に位置するとともに前記第１酸化シリコン層よりも厚い第２酸化シリコン層（２４ｂ）とを有するように前記酸化シリコン層を形成する工程と、
前記酸化シリコン層の表面を覆うマスク層（４０）を形成する工程であって、前記マスク層が前記ゲートトレンチ領域上に位置する第１マスク層（４１ａ）と、前記外周領域上に位置するとともに前記第１マスク層よりも厚い第２マスク層（４１ｂ）と、前記外周領域上に位置する開口部（４１ｃ）を有するように前記マスク層を形成する工程と、
前記マスク層を介して前記酸化シリコン層をエッチングする工程であって、前記外周領域では、前記第２マスク層が残存するとともに前記開口部の下部の前記酸化シリコン層が除去され、前記ゲートトレンチ領域では、前記第１マスク層が除去され、前記主面より上側の前記酸化シリコン層が除去されるとともに前記上部領域内に前記酸化シリコン層が残存する、工程、
を有する製造方法。
続きを表示（約 720 文字）【請求項２】
前記マスク層を形成する前記工程が、
前記酸化シリコン層の表面にレジスト層（４０）を形成する工程と、
前記レジスト層に、露光部（４０ｃ）と、非露光部（４０ｂ）と、前記露光部よりも低い照射エネルギー密度で光が照射された中間露光部（４０ａ）とが形成されるように前記レジスト層に光を照射する工程と、
前記レジスト層を現像する工程であって、前記露光部が前記開口部となり、前記中間露光部が前記第１マスク層となり、前記非露光部が前記第２マスク層となる工程、
を有する、
請求項１に記載の製造方法。
【請求項３】
光を照射する前記工程では、光透過部（１１２）と光遮蔽部（１１４）を有するフォトマスク（１１０）のパターンを前記レジスト層に投影し、
前記パターンのうちの前記ゲートトレンチ領域に投影される部分が、前記レジスト層に照射される光の波長よりも幅が狭い前記光透過部（１１２ｃ）を有している、
請求項２に記載の製造方法。
【請求項４】
光を照射する前記工程では、光透過部（１１２）と光遮蔽部（１１４）と前記光透過部と前記光遮蔽部の間の光透過率を有するハーフトーン部（１１８）を有するフォトマスク（１１０）のパターンを前記レジスト層に投影し、
前記パターンのうちの前記ゲートトレンチ領域に投影される部分が、前記ハーフトーン部を有している、
請求項２に記載の製造方法。
【請求項５】
前記パターンが、前記ゲートトレンチの間の領域に対応する位置に前記光透過部（１１２ｄ）を有している、請求項４に記載の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、トレンチゲート型の電界効果トランジスタの製造方法に関する。
続きを表示（約 3,200 文字）【０００２】
特許文献１には、トレンチゲート型の電界効果トランジスタの製造方法が開示されている。この製造方法では、まず、半導体基板の主面に複数のゲートトレンチを形成する。次に、各ゲートトレンチ内にゲート電極を形成する。この段階では、各ゲートトレンチ内であってゲート電極の上部の領域（以下、上部領域という）には、物質が充填されていない。次に、基板の表面に酸化シリコン層を形成する。このとき、各上部領域に酸化シリコン層が充填される。その後、上部領域内に酸化シリコン層が残存するとともに半導体基板の主面が露出するように酸化シリコン層をエッチバックする。ゲートトレンチ内に残存する酸化シリコン層は、ゲート電極の上部を覆う層間絶縁膜となる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－１１１３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、酸化シリコン層を形成するときにゲートトレンチ内（すなわち、上部領域）に酸化シリコン層が充填される。このため、複数のゲートトレンチが設けられたゲートトレンチ領域では、その周囲の外周領域よりも、半導体基板の主面上において酸化シリコン層の厚さが薄くなる。このため、その後のエッチバック工程においてゲートトレンチ内に酸化シリコン層が残存するようにエッチバックを行うと、外周領域内の酸化シリコン層を除去すべき領域内に不要な酸化シリコン層が残存する。したがって、残存した不要な酸化シリコン層を除去する工程が必要となる。本明細書では、層間絶縁膜を形成するときに、外周領域に不要な酸化シリコン層が残存することを抑制する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書は、トレンチゲート型の電界効果トランジスタの製造方法を提案する。この製造方法は、第１工程、第２工程、第３工程、及び、第４工程を有する。前記第１工程では、半導体基板（１２）とゲート電極（１８）とを有する基板（１００）であって、前記半導体基板の主面（１２ａ）が複数のゲートトレンチ（１４）が設けられたゲートトレンチ領域（９０）と前記ゲートトレンチ領域の周囲に配置された外周領域（９２）とを有し、前記ゲート電極が前記各ゲートトレンチ内に配置されており、前記各ゲートトレンチ内であって前記ゲート電極の上部に物質が充填されていない上部領域（１９）が設けられている前記基板を準備する。前記第２工程では、前記基板の表面に酸化シリコン層（２４）を形成する。前記第２工程では、前記各上部領域に前記酸化シリコン層（２４）が充填され、前記酸化シリコン層が前記ゲートトレンチ領域上に位置する第１酸化シリコン層（２４ａ）と前記外周領域上に位置するとともに前記第１酸化シリコン層よりも厚い第２酸化シリコン層（２４ｂ）とを有するように前記酸化シリコン層を形成する。前記第３工程では、前記酸化シリコン層の表面を覆うマスク層（４０）を形成する。前記第３工程では、前記マスク層が前記ゲートトレンチ領域上に位置する第１マスク層（４１ａ）と、前記外周領域上に位置するとともに前記第１マスク層よりも厚い第２マスク層（４１ｂ）と、前記外周領域上に位置する開口部（４１ｃ）を有するように前記マスク層を形成する。前記第４工程では、前記マスク層を介して前記酸化シリコン層をエッチングする。前記第４工程では、前記外周領域では、前記第２マスク層が残存するとともに前記開口部の下部の前記酸化シリコン層が除去され、前記ゲートトレンチ領域では、前記第１マスク層が除去され、前記主面より上側の前記酸化シリコン層が除去されるとともに前記上部領域内に前記酸化シリコン層が残存する。
【０００６】
この製造方法では、第３工程において、ゲートトレンチ領域上に薄い第１マスク層を形成し、外周領域上に厚い第２マスク層と開口部を形成する。このため、第４工程において、ゲートトレンチ領域では、第１マスク層が除去された後に、酸化シリコン層がエッチングされる。また、開口部内では、酸化シリコン層が直接エッチングされる。このため、ゲートトレンチ領域で上部領域内に酸化シリコン層（すなわち、層間絶縁膜）を残存させながら、開口部内の酸化シリコン層を除去することができる。このように、この製造方法によれば、層間絶縁膜を形成するときに、外周領域における不要な酸化シリコン層の残存を抑制できる。
【図面の簡単な説明】
【０００７】
電界効果トランジスタ１０の断面図。
実施例１の製造方法の説明図。
実施例１の製造方法の説明図。
実施例１の製造方法の説明図。
実施例１の製造方法の説明図。
実施例１の製造方法の説明図。
実施例１の製造方法の説明図。
実施例１の露光工程の説明図。
実施例１で使用するフォトマスクの平面図。
実施例１の製造方法の説明図。
実施例１の製造方法の説明図。
実施例２の露光工程の説明図。
実施例３の露光工程の説明図。
【発明を実施するための形態】
【実施例】
【０００８】
図１に示す実施例１の電界効果トランジスタ１０は、半導体基板１２を有している。本実施形態では、半導体基板１２はＳｉＣ（すなわち、炭化ケイ素）により構成されている。半導体基板１２の上面１２ａには、複数のゲートトレンチ１４が設けられている。以下では、半導体基板１２の上面１２ａのうち、複数のゲートトレンチ１４が設けられている領域をゲートトレンチ領域９０といい、ゲートトレンチ領域９０の周囲の領域を外周領域９２という。各ゲートトレンチ１４の内面は、ゲート絶縁膜１６によって覆われている。各ゲートトレンチ１４内に、ゲート電極１８が設けられている。各ゲート電極１８は、ゲート絶縁膜１６によって半導体基板１２から絶縁されている。ゲート電極１８の上面は、層間絶縁膜２０によって覆われている。
【０００９】
半導体基板１２の上面１２ａには、ソース電極２２と酸化シリコン層２４が設けられている。ソース電極２２は、ゲートトレンチ領域９０を覆っている。ソース電極２２は上面１２ａに接している。ソース電極２２は、層間絶縁膜２０によってゲート電極１８から絶縁されている。酸化シリコン層２４は、外周領域９２を覆っている。酸化シリコン層２４には、コンタクトホール２５が設けられている。コンタクトホール２５内には、半導体基板１２に接する電極２６が設けられている。半導体基板１２の下面１２ｂには、ドレイン電極２８が設けられている。
【００１０】
半導体基板１２は、ソース領域３０、ボディ領域３２、ドリフト領域３４、及び、ドレイン領域３６を有している。ソース領域３０は、ｎ型領域であり、ゲートトレンチ１４によって挟まれた領域に配置されている。ソース領域３０は、ソース電極２２にオーミック接触している。ソース領域３０は、ゲート絶縁膜１６に接している。ボディ領域３２は、ｐ型領域であり、ソース領域３０に対して下側から接している。ボディ領域３２は、ソース領域３０の下側でゲート絶縁膜１６に接している。ドリフト領域３４は、ｎ型領域であり、ボディ領域３２に対して下側から接している。ドリフト領域３４は、ボディ領域３２によってソース領域３０から分離されている。ドリフト領域３４は、ボディ領域３２の下側でゲート絶縁膜１６に接している。ドレイン領域３６は、高濃度のｎ型領域であり、ドリフト領域３４に対して下側から接している。ドレイン領域３６は、ドレイン電極２８にオーミック接触している。
（【００１１】以降は省略されています）

関連特許