特許ウォッチ

公開番号2025095899
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2023212289
出願日2023-12-15
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類H01L 23/12 20060101AFI20250619BHJP(基本的電気素子)
要約【課題】チップの中心方向のランドと絶縁膜の密着面積を増やし、絶縁膜剥離耐性を向上できる半導体装置を提供する
【解決手段】主面501が配線基板SUB1の絶縁膜SRの表面802と対向するように配線基板SUB1上に搭載された半導体チップCHP1と、複数のランド801と複数の電極パッド503とをそれぞれ電気的に接続する複数のバンプ809と、を備え、ランドの中心603は、断面視において、ランドの一部を露出する絶縁膜の開口部の中心601から半導体チップの中心に向かう方向605に偏心している、半導体装置を提供する。
【選択図】図8
特許請求の範囲【請求項１】
第１配線層と、前記第１配線層下の絶縁層と、前記絶縁層下の第２配線層と、前記第１配線層上の絶縁膜と、前記第１配線層に設けられた複数のランドと、前記絶縁層に設けられた複数のビア配線と、前記第２配線層に設けられ、かつ、前記複数のビア配線を介して前記複数のランドとそれぞれ接続された複数の配線と、を有する配線基板と、
主面と、前記主面上に配置された複数の電極パッドと、を有し、前記主面が前記配線基板の前記絶縁膜の表面と対向するように前記配線基板上に搭載された半導体チップと、
前記複数のランドと前記複数の電極パッドとを互いに、かつ、電気的にそれぞれ接続する複数のバンプと、
を備え、
前記絶縁膜は、前記複数のランドのそれぞれの一部を露出するように、前記複数のランドのそれぞれの周縁部を覆っており、
前記半導体チップの前記主面は、平面視において、
第１方向に延在する第１辺と、
前記第１方向と交差する第２方向に延在する第２辺と、
前記第１方向に延在し、かつ前記第１辺と対向する第３辺と、
前記第２方向に延在し、かつ前記第２辺と対向する第４辺と、
を有し、
前記半導体チップの前記主面は、平面視において、
前記半導体チップの中心を含む中央領域と、
前記中央領域の周辺に配置された外周領域と、
を有し、
前記複数の電極パッドは、平面視において、前記第１辺に沿って、かつ複数列に渡って配置されており、
前記複数の電極パッドは、さらに、
前記中央領域に配置された第１電極パッドと、
前記外周領域に配置された第２電極パッドと、
を有し、
前記複数のランドは、
前記複数のバンプのうちの第１バンプを介して、前記第１電極パッドと電気的に接続される第１ランドと、
前記複数のバンプのうちの第２バンプを介して、前記第２電極パッドと電気的に接続される第２ランドと、
を有し、
前記複数の配線は、
前記複数のビア配線のうちの第１ビア配線を介して、前記第１ランドと電気的に接続された第１配線と、
前記複数のビア配線のうちの第２ビア配線を介して、前記第２ランドと電気的に接続された第２配線と、
を有し、
前記第２電極パッド、前記第２バンプ、前記第２ランド、前記第２ビア配線、及び前記第２配線は、断面視において、互いに重なっており、
前記第２ランドの中心は、平面視において、前記第２ランドの前記一部を露出する前記絶縁膜の開口部の中心から前記半導体チップの中心に向かう方向に偏心している、半導体装置。
続きを表示（約 4,200 文字）【請求項２】
第１配線層と、前記第１配線層下の第１絶縁層と、前記第１絶縁層下の第２配線層と、前記第２配線層下の第２絶縁層と、前記第２絶縁層下の第３配線層と、前記第１配線層上の絶縁膜と、前記第１配線層に設けられた第１配線である複数のランドと、前記第１絶縁層に設けられた複数の１層目ビア配線と、前記第２配線層に設けられ、かつ、前記複数の第１ビア配線を介して前記複数のランドとそれぞれ接続された複数の第２配線と、前記第２絶縁層に設けられた複数の２層目ビア配線と、前記第３配線層に設けられ、かつ、前記複数の第２ビア配線を介して前記複数の第２配線とそれぞれ接続された複数の第３配線と、を有する配線基板と、
主面と、前記主面上に配置された複数の電極パッドと、を有し、前記主面が前記配線基板の前記絶縁膜の表面と対向するように前記配線基板上に搭載された半導体チップと、
前記複数のランドと前記複数の電極パッドとを互いに、かつ、電気的にそれぞれ接続する複数のバンプと、
を備え、
前記半導体チップの前記主面は、平面視において、
第１方向に延在する第１辺と、
前記第１方向と交差する第２方向に延在する第２辺と、
前記第１方向に延在し、かつ前記第１辺と対向する第３辺と、
前記第２方向に延在し、かつ前記第２辺と対向する第４辺と、
を有し、
前記半導体チップの前記主面は、平面視において、
前記半導体チップの中心を含む中央領域と、
前記中央領域の周辺に配置された外周領域と、
を有し、
前記複数の電極パッドは、平面視において、前記第１辺に沿って、かつ複数列に渡って配置されており、
前記複数の電極パッドは、さらに、
前記中央領域に配置された第１電極パッドと、
前記外周領域に配置された第２電極パッドと、
を有し、
前記複数のランドは、
前記複数のバンプのうちの第１バンプを介して、前記第１電極パッドと電気的に接続される第１ランドと、
前記複数のバンプのうちの第２バンプを介して、前記第２電極パッドと電気的に接続される第２ランドと、
を有し、
前記複数の第２配線は、
前記複数の１層目ビア配線のうちの第１ビア配線を介して、前記第１ランドと電気的に接続された２層目第１配線と、
前記複数の１層目ビア配線のうちの第２ビア配線を介して、前記第２ランドと電気的に接続された２層目第２配線と、
を有し、
前記複数の第３配線は、
前記複数の２層目ビア配線のうちの第１ビア配線を介して、前記２層目第１配線と電気的に接続された３層目第１配線と、
前記複数の２層目ビア配線のうちの第２ビア配線を介して、前記２層目第２配線と電気的に接続された３層目第２配線と、
を有し、
前記第２電極パッド、前記第２バンプ、前記第２ランド、前記複数の１層目ビア配線のうちの前記第２ビア配線、前記２層目第２配線、前記複数の２層目ビア配線のうちの前記第２ビア配線、及び前記３層目第２配線は、断面視において、互いに重なっており、
前記第２ランドの中心は、平面視において、前記第２ランドの前記一部を露出する前記絶縁膜の開口部の中心から前記半導体チップの中心に向かう方向に偏心している、半導体装置。
【請求項３】
前記半導体チップと前記配線基板との間に、アンダーフィル樹脂を備える、請求項２に記載の半導体装置。
【請求項４】
前記配線基板は、前記第３配線層下の第３絶縁層と、前記第３絶縁層下の第４配線層と、前記第４配線層下のコア層と、前記コア層下の第５配線層と、前記第５配線層下の第４絶縁層と、前記第４絶縁層下の第６配線層と、前記第６配線層下の第５絶縁層と、前記第５絶縁層下の第７配線層と、前記第７配線層下の第６絶縁層と、前記第６絶縁層下の第８配線層と、前記第３配線層に設けられ、かつ、前記複数の２層目ビア配線を介して前記複数の第２配線とそれぞれ接続された複数の第３配線と、前記第３絶縁層に設けられた複数の３層目ビア配線と、前記第４配線層に設けられ、かつ、前記複数の３層目ビア配線を介して前記複数の第３配線とそれぞれ接続された複数の第４配線と、を備え、
前記複数の第４配線は、
前記複数の３層目ビア配線のうちの第１ビア配線を介して、前記３層目第１配線と電気的に接続された４層目第１配線と、
前記複数の３層目ビア配線のうちの第２ビア配線を介して、前記３層目第２配線と電気的に接続された４層目第２配線と、
を有し、
前記第２電極パッド、前記第２バンプ、前記第２ランド、前記複数の１層目ビア配線のうちの前記第２ビア配線、前記２層目第２配線、前記複数の２層目ビア配線のうちの前記第２ビア配線、前記３層目第２配線、前記複数の３層目ビア配線のうちの前記第２ビア配線、前記４層目第２配線は、平面視において、互いに重なっている、請求項２に記載の半導体装置。
【請求項５】
前記第２ランドの形状は、平面視においてオーバル形状である、請求項２に記載の半導体装置。
【請求項６】
前記半導体チップを覆うように前記配線基板の前記絶縁膜の表面に接着された放熱板を含むカバー材をさらに備えた、請求項２に記載の半導体装置。
【請求項７】
前記第１辺をａ、かつ、前記第２辺をｂとすると、前記中央領域の面積（Ｄ）は、
Ｄ＝（１／２×ａ）×（１／２×ｂ）
である、請求項２に気記載の半導体装置。
【請求項８】
前記半導体チップの中心は、前記配線基板の中心と、同軸である、請求項２に記載の半導体装置。
【請求項９】
第１配線層と、前記第１配線層下の第１絶縁層と、前記第１絶縁層下の第２配線層と、前記第２配線層下の第２絶縁層と、前記第２絶縁層下の第３配線層と、第３配線層下の第３絶縁層と、前記第３絶縁層下の第４配線層と、前記第４配線層下のコア層と、前記第１配線層上の絶縁膜と、前記第１配線層に設けられた第１配線である複数のランドと、前記第１絶縁層に設けられた複数の１層目ビア配線と、前記第２配線層に設けられ、かつ、前記複数の１層目ビア配線を介して前記複数のランドとそれぞれ接続された複数の第２配線と、前記第２絶縁層に設けられた複数の２層目ビア配線と、前記第３配線層に設けられ、かつ、前記複数の２層目ビア配線を介して前記複数の第２配線とそれぞれ接続された複数の第３配線と、前記第３絶縁層に設けられた複数の３層目ビア配線と、前記第４配線層に設けられ、かつ、前記複数の３層目ビア配線を介して前記複数の第３配線とそれぞれ接続された複数の第４配線と、を有する配線基板と、
主面と、前記主面上に配置された複数の電極パッドと、を有し、前記主面が前記配線基板の前記絶縁膜の表面と対向するように前記配線基板上に搭載された半導体チップと、
前記複数のランドと前記複数の電極パッドとを互いに、かつ、電気的にそれぞれ接続する複数のバンプと、
を備え、
前記半導体チップの前記主面は、平面視において、
第１方向に延在する第１辺と、
前記第１方向と交差する第２方向に延在する第２辺と、
前記第１方向に延在し、かつ前記第１辺と対向する第３辺と、
前記第２方向に延在し、かつ前記第２辺と対向する第４辺と、
を有し、
前記半導体チップの前記主面は、平面視において、
前記半導体チップの中心を含む中央領域と、
前記中央領域の周辺に配置された外周領域と、
を有し、
前記複数の電極パッドは、平面視において、前記第１辺に沿って、かつ複数列に渡って配置されており、
前記複数の電極パッドは、さらに、
前記中央領域に配置された第１電極パッドと、
前記外周領域に配置された第２電極パッドと、
を有し、
前記複数のランドは、
前記複数のバンプのうちの第１バンプを介して、前記第１電極パッドと電気的に接続される第１ランドと、
前記複数のバンプのうちの第２バンプを介して、前記第２電極パッドと電気的に接続される第２ランドと、
を有し、
前記複数の第２配線は、
前記複数の１層目ビア配線のうちの第１ビア配線を介して、前記第１ランドと電気的に接続された２層目第１配線と、
前記複数の１層目ビア配線のうちの第２ビア配線を介して、前記第２ランドと電気的に接続された２層目第２配線と、
を有し、
前記複数の第３配線は、
前記複数の２層目ビア配線のうちの第１ビア配線を介して、前記２層目第１配線と電気的に接続された３層目第１配線と、
前記複数の２層目ビア配線のうちの第２ビア配線を介して、前記２層目第２配線と電気的に接続された３層目第２配線と、
前記複数の第４配線は、
前記複数の３層目ビア配線のうちの第１ビア配線を介して、前記３層目第１配線と電気的に接続された４層目第１配線と、
前記複数の３層目ビア配線のうちの第２ビア配線を介して、前記３層目第２配線と電気的に接続された４層目第２配線と、
を有し、
前記第２電極パッド、前記第２バンプ、前記第２ランド、前記複数の１層目ビア配線のうちの前記第２ビア配線、前記２層目第２配線、前記複数の２層目ビア配線のうちの前記第２ビア配線、前記３層目第２配線、前記複数の３層目ビア配線のうちの前記第２ビア配線、及び前記４層目第２配線は、断面視において、互いに重なっており、
前記第２ランドの中心は、平面視において、前記第２ランドの前記一部を露出する前記絶縁膜の開口部の中心から前記半導体チップの中心に向かう方向に偏心している、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
フリップチップ接続方式（あるいは、フェイスダウン実装方式）によって半導体チップを配線基板上に搭載する技術がある（例えば、特許文献１参照）。フリップチップ接続方式を採用した半導体装置では、例えば半田材から成る複数のバンプを介して、半導体チップと配線基板とを互いに、かつ、電気的に接続する。このような半導体装置を、ＦＣＢＧＡ（Flip Chip Ball Grid Array）とも呼ぶ。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１９１６９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年では、半導体装置の小型化の要求が高まっている。そのため、互いに隣り合う２つのバンプ（すなわち、バンプが接合されるランド）の間隔も小さくなる傾向にある。一方、フリップチップ接続方式を採用した半導体装置をマザーボード上に実装すると、実装する際の熱処理によって、この半導体装置を構成する配線基板の絶縁膜にクラックが発生することがある。なお、ここで言う「クラック」とは、ランドと絶縁膜との界面剥離も含む。そして、絶縁膜にクラックが発生した場合、熱処理によって溶融したバンプを構成する半田材が、このクラックが発生した部分に流れ込み、この結果、互いに隣り合う２つのランド間（あるいは、あるランドと、このランドの近傍に設けられた別の配線との間）でショート不良を引き起こすおそれがあることが分かった。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態による半導体装置は、ランドの中心が、平面視において、ランドの一部を露出する絶縁膜の開口部の中心から半導体チップの中心に向かう方向に偏心している。
【発明の効果】
【０００７】
前記一実施の形態によれば、半導体チップの中心方向のランドと絶縁膜の密着面積を増やし、絶縁膜剥離耐性を向上できる半導体装置を提供する。
【図面の簡単な説明】
【０００８】
本開示の半導体装置の上面図である。
図１に示す半導体装置の下面図である。
本開示の配線基板と実装された半導体チップの概略を示す図である。
図１のＡ－Ａ線に沿った断面図である。
本開示の配線基板の絶縁膜のクラック発生状況を示す半導体チップの表面図である。
本開示の構造１にかかるバンプとランドの中心を示す平面図である。
本開示の構造２と関連構造にかかるバンプとランドの中心を示す平面図である。
本開示の構造２と関連構造にかかるバンプとランドの中心を示す断面図である。
図９（Ａ）は「ＰａｄｏｎＶｉａ構造」を示す断面図であり、図９（Ｂ）は「ＰａｄｏｎＳｔａｃｋｅｄＶｉａ構造」を示す断面図であり、図９（Ｃ）は「コア層に直結するＰａｄｏｎＳｔａｃｋｅｄＶｉａ構造」を示す断面図である。
【発明を実施するための形態】
【０００９】
（実施の形態）
以下、図面を参照して本発明の実施の形態について説明する。しかしながら、特許請求の範囲にかかる発明を以下の実施の形態に限定するものではない。また、実施の形態で説明する構成の全てが課題を解決するための手段として必須であるとは限らない。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１０】
（実施の形態１にかかる配線基板と半導体チップの接続の説明）
図１は、本開示の半導体装置の上面図である。図２は、図１に示す半導体装置の下面図である図３は、本開示の配線基板と実装された半導体チップの概略を示す図である。図４は、図１のＡ－Ａ線に沿った断面図である。図５は、本開示の配線基板の絶縁膜のクラック発生状況を示す半導体チップの表面図である。図６は、本開示の構造１にかかるバンプとランドの中心を示す平面図である。図７は、本開示の構造２と関連構造にかかるバンプとランドの中心を示す平面図である。図８は、本開示の構造２と関連構造にかかるバンプとランドの中心を示す断面図である。図１から図８を参照しながら、実施の形態１にかかる配線基板と半導体チップを説明する。
（【００１１】以降は省略されています）

関連特許