特許ウォッチ

公開番号2025100911
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2025072562,2021100264
出願日2025-04-24,2021-06-16
発明の名称炭化珪素半導体装置
出願人株式会社デンソー
代理人弁理士法人ゆうあい特許事務所
主分類H10D 84/80 20250101AFI20250626BHJP()
要約【課題】構成の簡素化を図ることのできる炭化珪素半導体装置を提供することを目的とする。
【解決手段】セル領域には、ベース層の表層部に、第1電極と接続される第1導電型の第1不純物領域および第2導電型の第2不純物領域が形成されるようにする。温度検出領域2には、ベース層21の表層部に形成された第1導電型の第1構成層42と、ベース層21の表層部に形成され、第1構成層と基板の面方向にて接続されている第2導電型の第2構成層41と、を有するダイオード素子40が形成されるようにする。
【選択図】図3
特許請求の範囲【請求項１】
半導体素子が形成されるセル領域（１）と、温度検出素子が形成される温度検出領域（２）とを有する半導体装置であって、
第１導電型または第２導電型とされ、炭化珪素で構成される基板（１１）と、
前記基板上に形成され、前記基板よりも低不純物濃度とされた第１導電型のドリフト層（１９）と、
前記ドリフト層上に形成された第２導電型のベース層（２１）と、
前記ドリフト層を挟んで前記基板と反対側に形成され、前記セル領域に形成された前記半導体素子と電気的に接続される第１電極（２８）と、
前記基板を挟んで前記ドリフト層と反対側に形成され、前記セル領域に形成された前記半導体素子と電気的に接続される第２電極（２９）と、を備え、
前記セル領域には、前記ベース層の表層部に、前記第１電極と接続されて前記半導体素子を構成する第１導電型の第１不純物領域（２２）および第２導電型の第２不純物領域（２３）が形成され、
前記温度検出領域には、前記ベース層の表層部に形成された第１導電型の第１構成層（４２）と、前記ベース層の表層部に形成され、前記第１構成層と前記基板の面方向にて接続されている第２導電型の第２構成層（４１）と、を有するダイオード素子（４０）が形成されており、
前記セル領域は、
前記基板上に配置され、前記基板よりも低不純物濃度とされた第１導電型の低濃度層（１３）を含む前記ドリフト層と、
前記ドリフト層に形成され、前記基板の面方向における一方向を長手方向とする複数の線状部分を有する第２導電型の第１ディープ層（１５）と、
前記ドリフト層に形成され、前記第１ディープ層上に配置された第２導電型の第２ディープ層（１８）と、
前記第２ディープ層の上に配置された前記ベース層と、を備え、
前記温度検出領域は、
前記基板上に配置された前記低濃度層を含む前記ドリフト層と、
前記ドリフト層に形成された第２導電型の第１ディープ層（１５）と、
前記ドリフト層上に形成された前記ベース層と、を備えており、
前記温度検出領域の第１ディープ層は、第２導電型の引抜部（７０）を介して前記第１電極と電気的に接続されている炭化珪素半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、温度検出素子を有する炭化珪素（以下では、ＳｉＣともいう）で構成されたＳｉＣ半導体装置に関するものである。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
従来より、例えば、特許文献１には、温度検出素子を有するＳｉＣ半導体装置が提案されている。具体的には、このＳｉＣ半導体装置では、ＳｉＣで構成される半導体基板を備え、半導体基板にＭＯＳＦＥＴ等の半導体素子が形成されていると共に、半導体基板のうちの半導体素子が形成される部分と異なる部分に温度検出素子が形成されている。なお、ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略称である。そして、温度検出素子は、半導体基板にトレンチが形成され、トレンチ内にｎ型のカソード層とｐ型のアノード層とが埋め込まれてなるダイオード素子で構成されている。より詳しくは、温度検出素子は、トレンチの壁面に沿ってカソード層が配置され、カソード層内にアノード層が配置されることで構成されている。
【先行技術文献】
【特許文献】
【０００３】
特許６６５９４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、このようなＳｉＣ半導体装置では、トレンチ内にカソード層とアノード層とを順に埋め込んで温度検出素子を構成している。このため、所望のダイオード特性を有する温度検出素子とするためには、カソード層およびアノード層の詳細な膜厚の制御等が必要になり、構成が複雑になり易く、設計自由度が低くなり易い。
【０００５】
本発明は上記点に鑑み、設計自由度の向上を図ることのできるＳｉＣ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための請求項１では、半導体素子が形成されるセル領域（１）と、温度検出素子が形成される温度検出領域（２）とを有する半導体装置であって、第１導電型または第２導電型とされ、炭化珪素で構成される基板（１１）と、基板上に形成され、基板よりも低不純物濃度とされた第１導電型のドリフト層（１９）と、ドリフト層上に形成された第２導電型のベース層（２１）と、ドリフト層を挟んで基板と反対側に形成され、セル領域に形成された半導体素子と電気的に接続される第１電極（２８）と、基板を挟んでドリフト層と反対側に形成され、セル領域に形成された半導体素子と電気的に接続される第２電極（２９）と、を備え、セル領域には、ベース層の表層部に、第１電極と接続されて半導体素子を構成する第１導電型の第１不純物領域（２２）および第２導電型の第２不純物領域（２３）が形成され、温度検出領域には、ベース層の表層部に形成された第１導電型の第１構成層（４２）と、ベース層の表層部に形成され、第１構成層と基板の面方向にて接続されている第２導電型の第２構成層（４１）と、を有するダイオード素子（４０）が形成されており、セル領域は、基板上に配置され、基板よりも低不純物濃度とされた第１導電型の低濃度層（１３）を含むドリフト層と、ドリフト層に形成され、基板の面方向における一方向を長手方向とする複数の線状部分を有する第２導電型の第１ディープ層（１５）と、ドリフト層に形成され、第１ディープ層上に配置された第２導電型の第２ディープ層（１８）と、第２ディープ層の上に配置されたベース層と、を備え、温度検出領域は、基板上に配置された低濃度層を含むドリフト層と、ドリフト層に形成された第２導電型の第１ディープ層（１５）と、ドリフト層上に形成されたベース層と、を備えており、温度検出領域の第１ディープ層は、第２導電型の引抜部（７０）を介して第１電極と電気的に接続されている。
【０００７】
これによれば、トレンチ内に第１構成層および第２構成層を配置してダイオード素子を構成する場合と比較して、トレンチを形成する必要がなく、構成の簡素化を図ることができる。また、第１構成層および第２構成層がベース層の表層部に形成されているため、例えば、イオン注入等によって第１構成層および第２構成層を容易に形成でき、不純物濃度や深さ等も容易に変更できる。したがって、設計自由度の向上を図ることができる。
【０００８】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【０００９】
第１実施形態におけるＳｉＣ半導体装置の平面図である。
セル領域の断面斜視図である。
図１中のIII－III線に沿った温度検出領域の断面図である。
図３に示す温度検出領域の平面図である。
ダイオード素子の検出状態を示す図である。
第２実施形態における温度検出領域の断面図である。
図６に示す温度検出領域の平面図である。
第３実施形態における温度検出領域の断面図である。
第８に示す温度検出領域の平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（【００１１】以降は省略されています）

関連特許