特許ウォッチ

公開番号2025113700
公報種別公開特許公報(A)
公開日2025-08-04
出願番号2024007984
出願日2024-01-23
発明の名称情報処理プログラム、情報処理方法、および情報処理装置
出願人富士通株式会社
代理人個人
主分類G06N 10/80 20220101AFI20250728BHJP(計算;計数)
要約【課題】演算回数が少なくなるよう、所定の作用を表現する量子回路を作成すること。
【解決手段】情報処理装置100は、それぞれ第1サイズである、時間発展演算子の作用を表現する第1量子回路101と、第1量子回路101より量子ゲートの数が少なく、複数のパラメータを有する第2量子回路102と、第3量子回路103とを取得する。第3量子回路103は、複数の量子状態の一部である1以上の量子状態を規定する。情報処理装置100は、第1量子回路101と、第2量子回路102と、第3量子回路103とを、それぞれ第2サイズに縮小することにより、第1局所回路111と、第2局所回路112と、第3局所回路113とを作成する。情報処理装置100は、第3局所回路113によって定義され、第1局所回路111と、第2局所回路112との差異を表すコスト関数130の値を最小化するよう、複数のパラメータの解を算出する。
【選択図】図1
特許請求の範囲【請求項１】
それぞれ第１サイズである、対象の問題に関する時間発展演算子の作用を表現する第１量子回路と、前記第１量子回路より量子ゲートの数が少なく、複数のパラメータを有する第２量子回路と、前記対象の問題に関する複数の量子状態の一部である１以上の量子状態を規定する第３量子回路とを取得し、
取得した前記第１量子回路と、前記第２量子回路と、前記第３量子回路とを、それぞれ前記第１サイズより小さい第２サイズに縮小することにより、それぞれ前記第２サイズである、第１局所回路と、第２局所回路と、第３局所回路とを作成し、
作成した前記第３局所回路によって定義され、前記複数のパラメータを説明変数とし、作成した前記第１局所回路と、前記第２局所回路との差異を表すコスト関数に基づいて、前記１以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出し、
前記第２量子回路と、算出した前記複数のパラメータの解とに基づいて、前記時間発展演算子の作用を表現する新たな量子回路を設定する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。
続きを表示（約 3,000 文字）【請求項２】
前記取得する処理は、
トロッター分解の手法に従って前記第１量子回路を作成することにより、前記第１量子回路を取得する、ことを特徴とする請求項１に記載の情報処理プログラム。
【請求項３】
前記コスト関数は、前記第３局所回路に対して測定した局所忠実度によって定義される、ことを特徴とする請求項１に記載の情報処理プログラム。
【請求項４】
前記第１サイズは、
前記対象の問題に関する複数の量子ビットの全体を含む範囲であって、
前記第２サイズは、
前記複数の量子ビットの一部を含む範囲であって、
前記作成する処理は、
前記複数の量子ビットのそれぞれの量子ビットに対して、取得した前記第１量子回路と、前記第２量子回路と、前記第３量子回路とを、それぞれ当該量子ビットを基準とした所定の範囲である前記第２サイズに縮小することにより、前記第１局所回路と、前記第２局所回路と、前記第３局所回路との複数の組み合わせを作成し、
前記算出する処理は、
前記複数の組み合わせに対応する前記コスト関数に基づいて、前記１以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出する、ことを特徴とする請求項１に記載の情報処理プログラム。
【請求項５】
前記作成する処理は、
前記第１量子回路と、前記第２量子回路と、前記第３量子回路とが、それぞれ並進対称性を有する場合、前記対象の問題に関する複数の量子ビットのいずれかの量子ビットに対して、取得した前記第１量子回路と、前記第２量子回路と、前記第３量子回路とを、それぞれ前記いずれかの量子ビットを基準とした所定の範囲である前記第２サイズに縮小することにより、それぞれ前記第２サイズである、第１局所回路と、第２局所回路と、第３局所回路とを作成する、ことを特徴とする請求項１に記載の情報処理プログラム。
【請求項６】
それぞれ第１サイズである、対象の問題に関する時間発展演算子の作用を表現する第１量子回路と、前記第１量子回路より量子ゲートの数が少なく、複数のパラメータを有する第２量子回路と、前記対象の問題に関する複数の量子状態の一部である１以上の量子状態を規定する第３量子回路とを取得し、
取得した前記第１量子回路と、前記第２量子回路と、前記第３量子回路とを、それぞれ前記第１サイズより小さい第２サイズに縮小することにより、それぞれ前記第２サイズである、第１局所回路と、第２局所回路と、第３局所回路とを作成し、
作成した前記第３局所回路によって定義され、前記複数のパラメータを説明変数とし、作成した前記第１局所回路と、前記第２局所回路との差異を表すコスト関数に基づいて、前記１以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出し、
前記第２量子回路と、算出した前記複数のパラメータの解とに基づいて、前記時間発展演算子の作用を表現する新たな量子回路を設定する、
処理をコンピュータが実行することを特徴とする情報処理方法。
【請求項７】
それぞれ第１サイズである、対象の問題に関する時間発展演算子の作用を表現する第１量子回路と、前記第１量子回路より量子ゲートの数が少なく、複数のパラメータを有する第２量子回路と、前記対象の問題に関する複数の量子状態の一部である１以上の量子状態を規定する第３量子回路とを取得し、
取得した前記第１量子回路と、前記第２量子回路と、前記第３量子回路とを、それぞれ前記第１サイズより小さい第２サイズに縮小することにより、それぞれ前記第２サイズである、第１局所回路と、第２局所回路と、第３局所回路とを作成し、
作成した前記第３局所回路によって定義され、前記複数のパラメータを説明変数とし、作成した前記第１局所回路と、前記第２局所回路との差異を表すコスト関数に基づいて、前記１以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出し、
前記第２量子回路と、算出した前記複数のパラメータの解とに基づいて、前記時間発展演算子の作用を表現する新たな量子回路を設定する、
制御部を有することを特徴とする情報処理装置。
【請求項８】
対象の問題に関する所定の作用を表現する第１量子回路と、前記第１量子回路より量子ゲートの数が少なく、複数のパラメータを有する第２量子回路と、前記対象の問題に関する複数の量子状態の一部である２以上の量子状態を規定する基底ベクトル群とを取得し、
取得した前記基底ベクトル群によって定義され、前記複数のパラメータを説明変数とし、取得した前記第１量子回路と、前記第２量子回路との差異を表すコスト関数に基づいて、前記２以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出し、
前記第２量子回路と、算出した前記複数のパラメータの解とに基づいて、前記所定の作用を表現する新たな量子回路を設定する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。
【請求項９】
対象の問題に関する所定の作用を表現する第１量子回路と、前記第１量子回路より量子ゲートの数が少なく、複数のパラメータを有する第２量子回路と、前記対象の問題に関する複数の量子状態の一部である２以上の量子状態を規定する基底ベクトル群とを取得し、
取得した前記基底ベクトル群によって定義され、前記複数のパラメータを説明変数とし、取得した前記第１量子回路と、前記第２量子回路との差異を表すコスト関数に基づいて、前記２以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出し、
前記第２量子回路と、算出した前記複数のパラメータの解とに基づいて、前記所定の作用を表現する新たな量子回路を設定する、
処理をコンピュータが実行することを特徴とする情報処理方法。
【請求項１０】
対象の問題に関する所定の作用を表現する第１量子回路と、前記第１量子回路より量子ゲートの数が少なく、複数のパラメータを有する第２量子回路と、前記対象の問題に関する複数の量子状態の一部である２以上の量子状態を規定する基底ベクトル群とを取得し、
取得した前記基底ベクトル群によって定義され、前記複数のパラメータを説明変数とし、取得した前記第１量子回路と、前記第２量子回路との差異を表すコスト関数に基づいて、前記２以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出し、
前記第２量子回路と、算出した前記複数のパラメータの解とに基づいて、前記所定の作用を表現する新たな量子回路を設定する、
制御部を有することを特徴とする情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理プログラム、情報処理方法、および情報処理装置に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
従来、材料開発または創薬研究などの分野において、量子シミュレーションによる量子化学計算を実行する際には、時間発展演算子などの所定の作用を表現する量子回路を作成することになる。ここで、量子化学計算の精度を維持するために、量子回路における演算回数の低減化を図ることが望まれる。例えば、量子ゲートの数が多いため、量子回路における演算回数が多い場合には、環境ノイズ、他の量子ビットの干渉、および、量子ビットの操作時ノイズなどに起因し、量子ビットに発生したエラーが、量子ゲートごとに蓄積していくことがある。
【０００３】
先行技術としては、例えば、２量子ビットにかかる第１の複数の量子ゲートと機能的に同等である２量子ビットにかかる第２の複数の量子ゲートを生成するものがある。また、例えば、複数の量子ビットに対して短縮量子回路による量子計算を実行した場合に得られる確率分布が、複数の量子ビットに対して基準量子回路による量子計算を実行した場合に得られる確率分布と近似するよう、短縮量子回路を生成する技術がある。また、例えば、ある技術は、最初の単一量子ビットのパウリ演算子によって演算された量子ビットと、２番目の単一量子ビットのパウリ演算子によって演算された量子ビットとを除去する技術がある。また、例えば、ハミルトニアンの項をランダム化する技術がある。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－５１０３９４号公報
国際公開第２０２２／０３９１８３号
米国特許出願公開第２０１８／００５３１１２号明細書
米国特許出願公開第２０２０／０２９３９３６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、演算回数が少なくなるよう、所定の作用を表現する量子回路を作成することが難しい。例えば、トロッター分解の手法によって、時間発展演算子の作用を表現する量子回路を作成する場合、量子回路の規模または深さなどが大きくなる傾向があり、演算回数が少なくなるよう、量子回路を作成することができない場合がある。規模は、例えば、量子ゲートの数である。深さは、例えば、並列可能な量子ゲートを纏めたグループの数である。
【０００６】
１つの側面では、本発明は、演算回数が少なくなるよう、所定の作用を表現する量子回路を作成することを目的とする。
【課題を解決するための手段】
【０００７】
１つの実施態様によれば、それぞれ第１サイズである、対象の問題に関する時間発展演算子の作用を表現する第１量子回路と、前記第１量子回路より量子ゲートの数が少なく、複数のパラメータを有する第２量子回路と、前記対象の問題に関する複数の量子状態の一部である１以上の量子状態を規定する第３量子回路とを取得し、取得した前記第１量子回路と、前記第２量子回路と、前記第３量子回路とを、それぞれ前記第１サイズより小さい第２サイズに縮小することにより、それぞれ前記第２サイズである、第１局所回路と、第２局所回路と、第３局所回路とを作成し、作成した前記第３局所回路によって定義され、前記複数のパラメータを説明変数とし、作成した前記第１局所回路と、前記第２局所回路との差異を表すコスト関数に基づいて、前記１以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出し、前記第２量子回路と、算出した前記複数のパラメータの解とに基づいて、前記時間発展演算子の作用を表現する新たな量子回路を設定する情報処理プログラム、情報処理方法、および情報処理装置が提案される。
【０００８】
また、１つの実施態様によれば、対象の問題に関する所定の作用を表現する第１量子回路と、前記第１量子回路より量子ゲートの数が少なく、複数のパラメータを有する第２量子回路と、前記対象の問題に関する複数の量子状態の一部である２以上の量子状態を規定する基底ベクトル群とを取得し、取得した前記基底ベクトル群によって定義され、前記複数のパラメータを説明変数とし、取得した前記第１量子回路と、前記第２量子回路との差異を表すコスト関数に基づいて、前記２以上の量子状態のそれぞれの量子状態に対する、前記コスト関数の値を最小化するよう、前記複数のパラメータの解を算出し、前記第２量子回路と、算出した前記複数のパラメータの解とに基づいて、前記所定の作用を表現する新たな量子回路を設定する情報処理プログラム、情報処理方法、および情報処理装置が提案される。
【発明の効果】
【０００９】
一態様によれば、演算回数が少なくなるよう、所定の作用を表現する量子回路を作成することが可能になる。
【図面の簡単な説明】
【００１０】
図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。
図２は、情報処理システム２００の一例を示す説明図である。
図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。
図４は、計算装置２０１のハードウェア構成例を示すブロック図である。
図５は、情報処理装置１００の機能的構成例を示すブロック図である。
図６は、実施例１を示す説明図（その１）である。
図７は、実施例１を示す説明図（その２）である。
図８は、実施例１を示す説明図（その３）である。
図９は、実施例１を示す説明図（その４）である。
図１０は、実施例１を示す説明図（その５）である。
図１１は、実施例１における全体処理手順の一例を示すフローチャートである。
図１２は、実施例１におけるローカル化処理手順の一例を示すフローチャートである。
図１３は、実施例２を示す説明図（その１）である。
図１４は、実施例２を示す説明図（その２）である。
図１５は、実施例２を示す説明図（その３）である。
図１６は、実施例２を示す説明図（その４）である。
図１７は、実施例２を示す説明図（その５）である。
図１８は、実施例２を示す説明図（その６）である。
図１９は、実施例２を示す説明図（その７）である。
図２０は、実施例２を示す説明図（その８）である。
図２１は、実施例２における全体処理手順の一例を示すフローチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許