特許ウォッチ

公開番号2025118545
公報種別公開特許公報(A)
公開日2025-08-13
出願番号2025011020
出願日2025-01-27
発明の名称半導体設計方法および装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類G06F 30/394 20200101AFI20250805BHJP(計算;計数)
要約【課題】半導体設計方法および装置を提供する。
【解決手段】半導体設計方法は、第1深層学習モデルに第1類型の設計データを入力するステップ;前記第1深層学習モデルと異なる類型の第2深層学習モデルに第2類型の設計データを入力するステップ;前記第1深層学習モデルのうち第1レイヤーまでの演算が完了したフィーチャー(feature)に、前記第2深層学習モデルの演算結果を融合して融合フィーチャー(fusion feature)を生成するステップ;前記第1深層学習モデルのうち前記第1レイヤーに後続する第2レイヤーに前記融合フィーチャーを入力するステップ;および前記第1深層学習モデルの演算が完了した後、回路の配線可能性(routability)関連タスクを行うステップを含むことができる。
【選択図】図1
特許請求の範囲【請求項１】
第１深層学習モデルに第１類型の設計データを入力するステップ；
前記第１深層学習モデルと異なる類型の第２深層学習モデルに第２類型の設計データを入力するステップ；
前記第１深層学習モデルのうち第１レイヤーまでの演算が完了したフィーチャー（ｆｅａｔｕｒｅ）に、前記第２深層学習モデルの演算結果を融合して融合フィーチャー（ｆｕｓｉｏｎｆｅａｔｕｒｅ）を生成するステップ；
前記第１深層学習モデルのうち前記第１レイヤーに後続する第２レイヤーに前記融合フィーチャーを入力するステップ；および
前記第１深層学習モデルの演算が完了した後、回路の配線可能性（ｒｏｕｔａｂｉｌｉｔｙ）関連タスクを行うステップを含む、半導体設計方法。
続きを表示（約 1,500 文字）【請求項２】
前記第１深層学習モデルは、グラフ基盤の深層学習モデルを含み、
前記第１類型の設計データは、グラフ基盤の回路設計データを含み、
前記第２深層学習モデルは、イメージ基盤の深層学習モデルを含み、
前記第２類型の設計データは、イメージ基盤の回路設計データを含む、請求項１に記載の半導体設計方法。
【請求項３】
前記第２深層学習モデルのうち第３レイヤーまでの演算が完了したイメージ基盤のフィーチャーをグラフ基盤のフィーチャーに変換するステップをさらに含み、
前記融合フィーチャーを生成するステップは、
前記第１深層学習モデルのうち前記第１レイヤーまでの演算が完了したフィーチャーに、前記変換されたグラフ基盤のフィーチャーを融合して、前記融合フィーチャーを生成するステップを含む、請求項２に記載の半導体設計方法。
【請求項４】
前記グラフ基盤のフィーチャーに変換するステップは、
前記イメージ基盤のフィーチャーに対応するグリッドセル情報を取得するステップ；および
前記グリッドセル情報と前記イメージ基盤のフィーチャーを結合するステップを含む、請求項３に記載の半導体設計方法。
【請求項５】
前記グラフ基盤のフィーチャーに変換するステップは、
前記イメージ基盤のフィーチャーに対してアップサンプリング（ｕｐｓａｍｐｌｉｎｇ）を行うステップ；および
前記アップサンプリングされたイメージ基盤のフィーチャーを前記グラフ基盤のフィーチャーに変換するステップを含む、請求項３に記載の半導体設計方法。
【請求項６】
前記第１深層学習モデルは、イメージ基盤の深層学習モデルを含み、
前記第１類型の設計データは、イメージ基盤の回路設計データを含み、
前記第２深層学習モデルは、グラフ基盤の深層学習モデルを含み、
前記第２類型の設計データは、グラフ基盤の回路設計データを含む、請求項１に記載の半導体設計方法。
【請求項７】
前記第２深層学習モデルのうち第３レイヤーまでの演算が完了したグラフ基盤のフィーチャーをイメージ基盤のフィーチャーに変換するステップをさらに含み、
前記融合フィーチャーを生成するステップは、
前記第１深層学習モデルのうち前記第１レイヤーまでの演算が完了したフィーチャーに、前記変換されたイメージ基盤のフィーチャーを融合して前記融合フィーチャーを生成するステップを含む、請求項６に記載の半導体設計方法。
【請求項８】
前記イメージ基盤のフィーチャーに変換するステップは、
前記グラフ基盤のフィーチャーをイメージ形態で配列するステップ；および
前記配列されたイメージと前記第１深層学習モデルのうち前記第１レイヤーまでの演算が完了したフィーチャーを結合するステップを含む、請求項７に記載の半導体設計方法。
【請求項９】
前記イメージ基盤のフィーチャーに変換するステップは、
前記第１深層学習モデルのうち前記第１レイヤーまでの演算が完了したフィーチャーの解像度を考慮し、前記配列されたイメージに対してダウンサンプリング（ｄｏｗｎｓａｍｐｌｉｎｇ）を行うステップをさらに含む、請求項８に記載の半導体設計方法。
【請求項１０】
前記回路の配線可能性関連タスクは、
混雑度予測（ｃｏｎｇｅｓｔｉｏｎｐｒｅｄｉｃｔｉｏｎ）タスクまたは設計規則違反予測（ｄｅｓｉｇｎｒｕｌｅｖｉｏｌａｔｉｏｎｐｒｅｄｉｃｔｉｏｎ）タスクを含む請求項１に記載の半導体設計方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示の内容は、半導体設計方法およびその装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
半導体設計は、大きく論理設計（ｌｏｇｉｃａｌｄｅｓｉｇｎ）と物理設計（ｐｈｙｓｉｃａｌｄｅｓｉｇｎ）を含むことができる。論理設計過程では、半導体チップの機能と性能をはじめとする仕様（ｓｐｅｃｉｆｉｃａｔｉｏｎ）を定義し、論理ゲートと回路を利用してチップの機能を具現し、動作確認のためにシミュレーションを行うことができる。論理設計過程では、ＲＴＬ（ＲｅｇｉｓｔｅｒＴｒａｎｓｆｅｒＬｅｖｅｌ）コードが結果物として生成されることができ、これは、例えば、ＶｅｒｉｌｏｇやＶＨＤＬ（ＶＨＳＩＣＨａｒｄｗａｒｅＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）のようなハードウェア技術言語で作成することができる。
【０００３】
物理設計過程では、論理設計を基盤に、実際に製造されるチップの物理的形態を設計することができる。物理設計過程では、チップの幾何学的構造を生成し、実際製造工程で使用できる設計データを生成するために、フロアプランニング（ｆｌｏｏｒｐｌａｎｎｉｎｇ）、パワープランニング（ｐｏｗｅｒｐｌａｎｎｉｎｇ）、配置（ｐｌａｃｅｍｅｎｔ）、配線（ｒｏｕｔｉｎｇ）、検証（ｖｅｒｉｆｉｃａｔｉｏｎ）などの細部過程を行うことができる。具体的に、フロアプランニングは、チップの全体的なレイアウトを計画し、機能ブロックの位置を決定し、ブロック間の連結を最適化することができ、パワープランニングは、チップに電力を供給し分配するための計画を策定し、電力網を設計することができる。配置の場合、論理設計で定義された回路構成要素（例えば、ネットリスト（ｎｅｔｌｉｓｔ）上の単位素子、セルなど）を物理的な位置に配置する過程を行い、配線ステップでは、配置された回路構成要素の間を連結する電気的経路が生成されることができる。このような細部過程は、チップの製造と関連して決定される設計規則（ｄｅｓｉｇｎｒｕｌｅ）または性能目標を満足するように慎重に実施することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発明が解決しようとする課題は、深層学習モデルに基づいて、配線可能性（ｒｏｕｔａｂｉｌｉｔｙ）を予測することによって、従来の半導体設計での反復的な最適化方式による遅延およびオーバーヘッド（ｏｖｅｒｈｅａｄ）を最小化することができる半導体設計方法および装置を提供することである。
【０００５】
解決しようとする他の一課題は、半導体チップの設計データを様々な類型でインコーディングして深層学習モデルを訓練することによって、配線可能性予測で性能向上を提供できる半導体設計方法および装置を提供することである。
【課題を解決するための手段】
【０００６】
一実施形態による半導体設計方法は、第１深層学習モデルに第１類型の設計データを入力するステップ；前記第１深層学習モデルと異なる類型の第２深層学習モデルに第２類型の設計データを入力するステップ；前記第１深層学習モデルのうち第１レイヤーまでの演算が完了したフィーチャー（ｆｅａｔｕｒｅ）に、前記第２深層学習モデルの演算結果を融合して融合フィーチャー（ｆｕｓｉｏｎｆｅａｔｕｒｅ）を生成するステップ；前記第１深層学習モデルのうち前記第１レイヤーに後続する第２レイヤーに前記融合フィーチャーを入力するステップ；および前記第１深層学習モデルの演算が完了した後、回路の配線可能性（ｒｏｕｔａｂｉｌｉｔｙ）関連タスクを行うステップを含むことができる。
【０００７】
いくつかの実施形態で、前記第１深層学習モデルは、グラフ基盤の深層学習モデルを含み、前記第１類型の設計データは、グラフ基盤の回路設計データを含み、前記第２深層学習モデルは、イメージ基盤の深層学習モデルを含み、前記第２類型の設計データは、イメージ基盤の回路設計データを含むことができる。
【０００８】
いくつかの実施形態で、前記半導体設計方法は、前記第２深層学習モデルのうち第３レイヤーまでの演算が完了したイメージ基盤のフィーチャーをグラフ基盤のフィーチャーに変換するステップをさらに含み、前記融合フィーチャーを生成するステップは、前記第１深層学習モデルのうち前記第１レイヤーまでの演算が完了したフィーチャーに、前記変換されたグラフ基盤のフィーチャーを融合し、前記融合フィーチャーを生成するステップを含むことができる。
【０００９】
いくつかの実施形態で、前記グラフ基盤のフィーチャーに変換するステップは、前記イメージ基盤のフィーチャーに対応するグリッドセル情報を取得するステップ；および前記グリッドセル情報と前記イメージ基盤のフィーチャーを結合するステップを含むことができる。
【００１０】
いくつかの実施形態で、前記グラフ基盤のフィーチャーに変換するステップは、前記イメージ基盤のフィーチャーに対してアップサンプリング（ｕｐｓａｍｐｌｉｎｇ）を行うステップ；および前記アップサンプリングされたイメージ基盤のフィーチャーを前記グラフ基盤のフィーチャーに変換するステップを含むことができる。
（【００１１】以降は省略されています）

関連特許